[VHDL编程] AvalonPwm

说明：SOPC实验--Hello World实验:启动Quartus II软件，选择File→New Project Wizard，在出现的对话框中填写项目名称 2、 点击Finish，然后选择“是”。选择Assignments→Device，改写各项内容。Family改为CycloneII，根据实验板上的器件选择相应的器件，本实验选择EP2C5T144C8,点击对话框中的Device & Pin Options，在Configuration
<黄龙> 在 2025-02-04 上传 | 大小：1.4mb | 下载：0

[VHDL编程] shumaguan

说明：用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的-CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
<wagjur> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0

[VHDL编程] Horloge_1_A

说明：Timer vhdl 24hours with alarm_setup CDSE_powaa !
<buoul> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0

[VHDL编程] uml-2-pour-les-developpeur

说明：Ebook, UML 2 pour les developpeurs, bonne lecture
<Kimi> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0

[VHDL编程] ps_music_ram

说明：用ps/2键盘实现电子琴，利用ram可读出预存的曲子，也可以可写如弹凑的曲子-With ps/2 keyboard to achieve organ, using the ram read out the stored song, it can be written as the song playing Minato
<张东豪> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0

[VHDL编程] MOTO3--bujin

说明：运行于Altera Cyclone FPGA平台,顶层为原理图方式，模块由VHDL编写的步进电机驱动程序。-Running on Altera Cyclone FPGA platform, the top of the schematic way, module consists of VHDL stepper motor driver.
<qiao> 在 2025-02-04 上传 | 大小：1.39mb | 下载：1

[VHDL编程] S16_ADC

说明：用Verilog HDL语言编写的AD转换器，可以再Xilinx芯片实现，用ISE软件环境下开发-Using Verilog HDL language AD converter, you can then Xilinx chip, with the ISE software development environment
<Shixuan Gou> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0

[VHDL编程] codeacq

说明：实现扩频通信系统中的码同步。应用vhdl语言，可以运行-Spread spectrum communication system code synchronization. Application vhdl language, you can run
<黄培哲> 在 2025-02-04 上传 | 大小：1.4mb | 下载：0

[VHDL编程] lcd12864_hanzi_zifu

说明：基于vhdl的12864 字符和汉字显示程序，带字库，亲测可用-Based vhdl 12,864 characters and character display program, with character, pro-test available
<刘诗男> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0

[VHDL编程] RGB2Y_lattice

说明：这是基于lattice fpga数据转换的一个模块，将rgb888转成标准的yuv中的亮度y。整个工程在diamond2.0版本下编译运行。-This is based on a modular lattice fpga data conversion, it will turn into a standard rgb888 yuv luminance y. The whole project is compiled to run un
<xie> 在 2025-02-04 上传 | 大小：1.4mb | 下载：0

[VHDL编程] 8-way-responder

说明：基于FPGA实现8路抢答器功能 使用芯片为EP2C8Q208C8N,实现40秒内8路抢答功能，八路键盘输入，使用Verilog语言编程，本例子有工程文件、仿真、波形，经过测试可以使用。-8 based on FPGA Responder feature uses chips EP2C8Q208C8N, 40 seconds to achieve 8 Responder features eight keyboard input, u
<陈怡然> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0

[VHDL编程] pld_bisai

说明：东南大学pld竞赛获奖代码，比较有价值，vhdl语言编写(Southeast University pld race winning codes, more valuable, vhdl language)
<li> 在 2025-02-04 上传 | 大小：1.39mb | 下载：0