[VHDL编程] 基于FPGA的软件CDR

说明：用FPGA实现CDR，可用于LVDS串化解串，ALTERA原厂工程，实用！
<arcui1984> 在 2011-11-05 上传 | 大小：1.45mb | 下载：1

[VHDL编程] C20_sram_vga

说明：FPGA应用如sd卡控制，led控制，vga音频控制-Sd card FPGA applications such as control, led control, vga audio control
<钟灶生> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] Ppt0000000

说明：This presentation file describes about the sequential circuits and compares withe flip flop and shows how the sequential circuits works with flip flop.
<skarthik> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] clock-design-verilog-Fpga

说明：verilog设计的计时表，数字电路设计，FPGA-using verilog design watch, digital circuit design, FPGA
<Nee> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] Encoder

说明：一个简单的编码器设计，提供给广大初学者参考。-A simple encoder design, available to the general reference for beginners.
<景盖> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] EPM240-board

说明：基于EPM240的入门实验拥有大量的实验历程完全可以学习掌握Verilog语言。-Based on the the EPM240 entry experiments have a large number of experimental course can learn to master the Verilog language.
<gcy> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] FPGA-design-and-development-examples

说明：< FPGA数字电子系统设计与开发实例导航>>的实例代码，包含I2C，URAT，USB，CAN等等。-< <FPGA数字电子系统设计与开发实例导航> > Example code, including I2C, URAT, USB, CAN, and so on.
<jack> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] verilogvga

说明：基础的VGA显示代码，VERILOG语言编写-Based VGA display code, Verilog language
<李晶> 在 2025-02-03 上传 | 大小：1.45mb | 下载：0

[VHDL编程] LED

说明：xilinx V6板卡上的根据时钟的LED流水灯程序，包括chipscope的时序提取模块，已在在V6上验证通过-xilinx V6 under the clock on the board LED light water procedures, including the timing chipscope extraction module has been verified through on the V6
<于慧斌> 在 2025-02-03 上传 | 大小：1.45mb | 下载：0

[VHDL编程] 5110

说明：诺基亚5110芯片显示，VHDL语言驱动，详细解释。-5110 VHDL
<zhf> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] calculator-project-VHDL-FPGA

说明：Calculator PROJECT FPGA ALTERA DE-2
<Ipan> 在 2025-02-03 上传 | 大小：1.46mb | 下载：0

[VHDL编程] colorbar

说明：VGA在800*600分辨率屏上显示竖型彩条10份，扫描时钟是通过例化IP核PLL_CLK进行分频得到40MHz-VGA color display type vertical strip 10 parts, scan clock by instantiating the IP core PLL_CLK performed on 800* 600 resolution screen frequency to be 40MHz
<文锋> 在 2025-02-03 上传 | 大小：1.45mb | 下载：0