[VHDL编程] shzizhong

说明：文件名称：数字钟设计参考文章 文件信息：4个文件/pdf/－页 语言种类：中文 适合对象：新手/中手 -file names : Digital Clock reference design document article : four documents/pdf /-page variety of languages : Chinese suitable targets : novice/Hand
<rpeace> 在 2025-02-02 上传 | 大小：1.72mb | 下载：0

[VHDL编程] ml505_pcie_x1_plus

说明：Xilinx 公司PCI Express IP核应用参考设计。通过这个样例，用户可以掌握PCI Express应用设计的一般方法，了解PCI Express的工作原理。-Xilinx Inc. PCI Express IP core reference design applications. Through this example, the user can master the application of the design
<daniel J> 在 2025-02-02 上传 | 大小：1.71mb | 下载：0

[VHDL编程] newboardconfig

说明：cyclone II 208c8编写的　图像采集　显示程序。-cyclone II 208c8 prepared display image acquisition procedures.
<> 在 2025-02-02 上传 | 大小：1.72mb | 下载：0

[VHDL编程] vga_lcd_latest.tar

说明：此VGA/LCD控制器是revB.3版本的基于WISHBONE总线，适用于驱动CRT和LCD显示屏的嵌入式VGA驱动。-VGA/LCD Controller core is a WISHBONE revB.3 compliant embedded VGA core capable of driving CRT and LCD displays. It supports user programmable resolutions and
<liang> 在 2025-02-02 上传 | 大小：1.71mb | 下载：0

[VHDL编程] 123

说明：体系相对导航系的角速度在体系上的分量 参照捷联惯性_里程仪_伪卫星车载组合导航系统研究 locity(i,:)) ) - gn 车体相对惯性系加速度在地理坐标系上的分量，标称值 参照捷联惯性_里程仪_伪卫星车载组合导航系统研究36 --1个论文（GPS中频信号处理及其FPGA实现）-System angular velocity relative navigation system' s components in the
<武广录> 在 2025-02-02 上传 | 大小：1.72mb | 下载：0

[VHDL编程] FPGA-Design-Skills

说明：FPGA设计技巧，主要针对Xilinx系列FPGA芯片的设计技巧-FPGA design skills
<quzhongru> 在 2025-02-02 上传 | 大小：1.72mb | 下载：0

[VHDL编程] DE2_SD_Card_Audio

说明：基于ALTERA公司DE2的读卡器驱动及音频处理（verilog）-ALTERA DE2 board, card reader drive and audio processing (verilog)
<梦飞> 在 2025-02-02 上传 | 大小：1.71mb | 下载：0

[VHDL编程] UART_Trans

说明：一个用来测试FPGA工作是否正常的程序，主要功能是串口数据的发送-An FPGA is working properly used to test the procedure, the main function is to transmit serial data
<许闯> 在 2025-02-02 上传 | 大小：1.72mb | 下载：0

[VHDL编程] DW_apb_wdt

说明：verilog实现watch dog，可直接用于芯片开发中。-erilog realization watchdog, can be directly used for chip development.
<刘精轶> 在 2025-02-02 上传 | 大小：1.72mb | 下载：3

[VHDL编程] cpu2

说明：实现简单的CPU系统，包括ALU,MAR,MBR,PC,IR,CU,BR等模块，可以实现简单的指令，如加减乘，逻辑/循环移位，与或非等-Achieve a simple CPU system, including the ALU, MAR, MBR, PC, IR, CU, BR and other modules, you can achieve a simple instruction, such as addition and s
<刘毅> 在 2025-02-02 上传 | 大小：1.71mb | 下载：0

[VHDL编程] DW_APB_WDT_1.06A_2010

说明：DW_APB_WDT_1.06A_2010 file
<perst@sadsa.com> 在 2017-07-06 上传 | 大小：1.72mb | 下载：0

[VHDL编程] Orthogonization_Module

说明：接收机数字部分正交混频模块‘ 包括verilog代码 matlab仿真 word文档 testbench代码(Receiver digital part orthogonal frequency mixing module ' Including Verilog code Matlab simulation Testbench code)
<nokkk > 在 2025-02-02 上传 | 大小：1.71mb | 下载：1