[VHDL编程] huawei_logic_Design

说明：FPGA逻辑设计，vhdl/verilog altera/xilinx 介绍-FPGA logic design, vhdl/verilog altera/xilinx Introduction
<zhang> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] VHDL123

说明：VHDL语言的实例，华为公司内部大规模数字逻辑设计的资料-Examples of VHDL language, Huawei-house large-scale digital logic design information
<苏海平> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] DDS

说明：基于Verilog的dds设计，已经经过调试，可直接使用-Dds of Verilog-based design, has been testing can be used directly
<郭帅> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] good_fpga_example

说明：非常经典的FPGA设计方法论大规模逻辑设计指导-FPGA design methodology is very classic design guidelines for large-scale logic
<wy> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] huawei

说明：华为大规模集成电路设计原则 很重要的一些设计人需要注意的原则-Huawei' s principles of large scale integrated circuit design is important
<guoguo> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] 123

说明：华为大规模逻辑设计指导书吗，对FPGA设计很有帮助-Huawei guide book on the large-scale logic design, FPGA design useful for
<冯健> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] NEIBUZILIAO

说明：内部资料，超真实 FPGA VHDL 语言- internal material, super real FPGA
<meikaixing> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] verilog_a_modeling

说明：verilog-a 建模，在Cadence 中建立一个二级运放的VerilogA行为级模型，并进行建立时间等等仿真，以及对S/H电路的建模和仿真。 -verilog-a model in Cadence to create a secondary op amp VerilogA behavioral model and the simulation set-up time, etc., as well as S/H circuit
<史培霖> 在 2025-01-31 上传 | 大小：1.95mb | 下载：1

[VHDL编程] FPGADesign

说明：华为硬件工程师FPGA设计规范，包括两种语言-Huawei hardware engineers FPGA design specifications, including the two languages
<xiaojf> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] yinpin

说明：这是全国一等奖作品音频信号分析仪的FPGA源码，该设计采用FFT的设计方法，其中FFT利用IPcore，采用的是burst流型的，减少了计算量，保证了频谱更新及时。-signala analysis by FPGA,by FFT
<林铭团> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] huawei-instruction

说明：华为公司 的大规模设计指导书籍。规范工作的verilog 代码。-huawei instruction
<霍> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0

[VHDL编程] HuaWei-FPGA

说明：非常有用的华为公司FPGA设计指导问题，常用解决方案。-Very useful Huawei FPGA design guidance problem.
<王> 在 2025-01-31 上传 | 大小：1.95mb | 下载：0