资源列表

« 1 2 ... .86 .87 .88 .89 .90 591.92 .93 .94 .95 .96 ... 4311 »

[VHDL编程myprojects

说明:同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备,在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来,
<chenysh> 在 2025-01-24 上传 | 大小:2.29mb | 下载:1

[VHDL编程FILTRO_DIGITAL_EN_VHDL

说明:DIGITAL FILTER IN VHDL FOR XILINX FPGA SPARTAN 3
<cesarchirri> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程VHDL

说明:通过学习此文件,了解VHDL的基本语法,并且能够编写一些简单的程序-By learning this file ,you can know some basic grammer of VHDL and coding some simple program
<马超琼> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程quartus_project

说明:verilog的一些代码,都是自己写的,欢迎拍砖-verilog some of the code is written in his welcome Paizhuan
<邱柳钦> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程LCD1602

说明:写的一个用lcd1602的随机数发生器,用的语言为Verilog,工具是Quartus II软件。-Write a random number generator with lcd1602, the language used for the Verilog, Quartus II software tool.
<无名> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程alucpu

说明:计算机组成实验 西南交大 alu运算器 计算机组成实验 西南交大 alu运算器-Computer Composition experiment Southwest Jiaotong University the alu computing device
<徐楠> 在 2025-01-24 上传 | 大小:2.3mb | 下载:0

[VHDL编程sdram_mdl

说明:FPGA控制SDRAM程序,包括初始化、读写-SDRAM Initial and Read Write
<陆工> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程shiyansan

说明:简易数字频率计 实验设计 数字系统设计 采用模块化设计 -Simple digital frequency meter experimental design digital system design is modular in design
<mengchenyezi> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程Desktop

说明:频率检测,verilog hdl,单片机用C8051F120外部中断0。测量范围2Hz到9MHz-Frequency detection, verilog hdl, C8051F120 microcontroller with external interrupt 0. Measuring range 2Hz to 9MHz
<www> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程altfp_mult_DesignExample_ex

说明:浮点数乘法 verilog语言编写 可直接调用-Floating-point multiplication verilog language
<linyi> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0

[VHDL编程uartsample

说明:Xilinx EDK开发 通过FPGA实现UART通信-EDK Xilinx development through FPGA to achieve UART communication
<huowei> 在 2025-01-24 上传 | 大小:2.3mb | 下载:0

[VHDL编程LwIP_raw_apps_sdk

说明:Vivado sdk raw mode app to implement LwIP
<bk2000> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0
« 1 2 ... .86 .87 .88 .89 .90 591.92 .93 .94 .95 .96 ... 4311 »

源码中国 www.ymcn.org