资源列表
[VHDL编程] myprojects
说明:同步数字复接的设计及其FPGA实现 在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。 基群速率数字信号的合成设备和分接设备是电信网络中使用较多的关键设备,在数字程控交换机的用户模块、小灵通基站控制器和集团电话中都需要使用这种同步数字复接设备。近年来,<chenysh> 在 2025-01-24 上传 | 大小:2.29mb | 下载:1
[VHDL编程] FILTRO_DIGITAL_EN_VHDL
说明:DIGITAL FILTER IN VHDL FOR XILINX FPGA SPARTAN 3<cesarchirri> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0
[VHDL编程] quartus_project
说明:verilog的一些代码,都是自己写的,欢迎拍砖-verilog some of the code is written in his welcome Paizhuan<邱柳钦> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0
[VHDL编程] shiyansan
说明:简易数字频率计 实验设计 数字系统设计 采用模块化设计 -Simple digital frequency meter experimental design digital system design is modular in design<mengchenyezi> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0
[VHDL编程] altfp_mult_DesignExample_ex
说明:浮点数乘法 verilog语言编写 可直接调用-Floating-point multiplication verilog language<linyi> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0
[VHDL编程] uartsample
说明:Xilinx EDK开发 通过FPGA实现UART通信-EDK Xilinx development through FPGA to achieve UART communication<huowei> 在 2025-01-24 上传 | 大小:2.3mb | 下载:0
[VHDL编程] LwIP_raw_apps_sdk
说明:Vivado sdk raw mode app to implement LwIP<bk2000> 在 2025-01-24 上传 | 大小:2.29mb | 下载:0