资源列表
[VHDL编程] VHDLtraining
说明:软件式的VHDL学习工具,能帮助你更好的掌握VHDL的应用-VHDL-based software, learning tools, can help you better grasp the application of VHDL<zhu> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] VHDLtraining
说明:这是一个好的学习VHDL语言的工具,全动画演示-This is a good tool to learn VHDL language, all-animated demo<王龙> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] quartus-train
说明:这是一款CPLD的在线调试软件。能够满足用于学习者的一般要求。-This is a debugging software online CPLD. Be able to meet the general requirements for learners.<xiaolai> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] pci_32tlite_oc
说明:嵌入式 pci总线IP core的rtl源代码,用Verilog实现-Embedded pci bus IP core of the rtl source code, Verilog realization of<陈达燕> 在 2024-11-20 上传 | 大小:3.76mb | 下载:1
[VHDL编程] eda-2009
说明:9600波特率的串行口VHDL接收和发送模块,两个模块既可以单独使用。-VHDL 9600 baud serial port receive and transmit modules, two modules can be used alone.<shaobingxin> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] juanji_3_3
说明:自己写的3*3的高斯卷积模板,用Verilog在ISE上写的-Write your own 3x3 Gaussian convolution mask, using Verilog write on the ISE<刘恒建> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] altera-TimeQuest_User_Guide
说明:alter时序约束的开发者手册,从官方直接拿到的。-altera timing handbook,directly got xilinx.<程云> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] asyn_fifo2
说明:采用Verilog语言,使用FPGA内部IP核FIFO模块,实现串口的传输-Using Verilog language, the use of FPGA IP core internal FIFO module, serial data transmission<杨增健> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0
[VHDL编程] DE0-PWM-Led-Drive---simulation
说明:DE0_PWM_LED_DRİ VE_Sİ MULATİ ON<senol> 在 2024-11-20 上传 | 大小:3.76mb | 下载:0