[VHDL编程] VHDL

说明：减法器可以完成VHDL的减法功能，还可以组成8为减法器的功能-Subtraction can be done VHDL subtraction function can also be composed of 8 features for the subtractor
<吴晓明> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] time12

说明：Program demonstrate time24 to time12 object conversion.
<Strikerr> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] MEGA128ADC

说明：采用MEGA128内部AD转换器采集数据，兵通过LED数码管显示出来，是学习 MEGA128的好例子-MEGA128 internal AD converter using the data collected, soldiers come through the LED digital display, is a good example of learning MEGA128
<sunskyme> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] multiply

说明：四位加法器的VHDL代码，实现四位加法器FPGA实现。-Four adder VHDL code to achieve the four adder FPGA.
<汪云> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] SEG

说明：实现VHDL7位数码管显示程序，在FPGA平台实现。-Achieve VHDL7 digital display program in the FPGA platform.
<汪云> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] mux41

说明：实现VHDL语言4选1通道，在FPGA下实现。-VHDL language to achieve 4 to 1 channel, in the FPGA to achieve.
<汪云> 在 2024-11-12 上传 | 大小：1kb | 下载：1

[VHDL编程] my_FIFO

说明：FIFO的verilog实现，成功通过验证，很好用需要的可以下载-Verilog implementation of FIFO successfully validated, the good need can be downloaded
<> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] my_VGA

说明：FPGA驱动VGA显示，通过验证，需要的可以下载。verilog实现-VGA display driven by the FPGA, through validation, need can be downloaded. verilog implementation
<> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] main

说明：这是一个在ADS环境下，在LPC2132上面调试成功的一个关于UART 中断方式运行的程序-This is an ADS environment, the successful commissioning of the above in the LPC2132 UART interrupt a run on the program
<曹小强> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] time

说明：用单片机及位LED数码管显示时分秒，以及24时的计时方式运行。能够整点提醒（短蜂鸣，次数代表整点时间），使用按键开关可实现时，分调整，秒表/时钟功能转换，省电（关闭显示）及定时设定提醒（蜂鸣器）等功能-With the microcontroller and LED digital tube display minutes and seconds, and 24 hours of run time. Reminded that the
<梁启华> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] tdc

说明：time to digital convertor
<sakthivel.p> 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] PictGen

说明：PictGen - Behavioral
<kukuruku> 在 2024-11-12 上传 | 大小：1kb | 下载：0