[VHDL编程] chuanbingzhuanhuan

说明：可以实现串并转换功能，并且在modelsim6.0软件中成功仿真！-String and conversion functions can be achieved, and success in modelsim6.0 software emulation!
<杨光> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] iiccom

说明：I2C写操作，符合I2c的总协议，能够成功的写入数据到指定寄存器中-I2C write
<牛一诺> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] 20frequency-divider

说明：20分频器的实现，利用Verilog语言-realize 20 frequence device by Verilog
<冬冬> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] 4_12_SISO

说明：data path is serial input and data serial output for verilog code
<ytkao> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] AD420

说明：SPI控制三片AD420程序，三片AD420级联，其输出电流是0-20mA-SPI control three AD420 program, three AD420 cascade, the output current is 0-20mA
<fly> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] FPGA_AD9214

说明：FPGA控制ADI公司的AD9214采样存储的程序，使用的频率是100MHZ，-ADI' s AD9214 FPGA control sample stored procedure, use of frequency is 100MHZ,
<宋珂> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] counter_3

说明：三种计数器的verilog实现,二进制计数器,格雷码计数器,约翰逊计数器.初学硬件描述语言可参考。-Three kinds of counter verilog implementation of a binary counter, gray code counter, Johnson counter beginner hardware descr iption language can refer to
<李菲> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] dtrigger

说明：常用触发器——D触发器的VERILOG语言描述，可用Quartus II 9.0 和modelsim环境实现。-Common triggers- D flip-flop of VERILOG language descr iption available Quartus II 9.0 and modelsim environment to achieve
<李菲> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] div_1p5

说明：时钟1.5分频的Verilog代码，简明扼要！-Clock frequency of 1.5 Verilog code, clear and concise!
<周围> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] xiaodou

说明：主要用于4x4键盘输入消抖，消抖作为键盘操作的主要考虑因素，因此在Verilog消抖具有重要的作用。-Used 4x4 keyboard debounce, debounced keyboard operation as a major consideration, so shaking in Verilog consumer has an important role.
<changlingku> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] psubadd8

说明：4位减法器，可以完成4位数的减法功能，也可以完成更高一层的8位减法器。-4 subtractor, can complete a four-digit subtraction, you can complete a higher level of 8-bit subtractor.
<吴晓明> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] VHDL

说明：减法器可以完成VHDL的减法功能，还可以组成8为减法器的功能-Subtraction can be done VHDL subtraction function can also be composed of 8 features for the subtractor
<吴晓明> 在 2024-10-10 上传 | 大小：1024 | 下载：0