资源列表

« 1 2 ... .91 .92 .93 .94 .95 3696.97 .98 .99 .00 .01 ... 4311 »

[VHDL编程mult16

说明:基于wallance树的16位乘法器,程序是用verilog写的,经测试好用,对初学者有很大的帮助-16-bit multiplier, based on wallance tree program is written with verilog test handy for beginners great help
<天空> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程UART_TX

说明:xilinx urat发送端口源码程序,可直接调用的模块-The xilinx urat to send port source programs, the module can be called directly
<滕景忠> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程fudian_mul

说明:实现32位浮点减法器,具体结合加法器和乘法器来实现快速傅里叶变换。-use VHDL to finish the sub device.
<changwen> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程YUV_to_RGB

说明:YUV to RGB converter in verilog
<Alex> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程VHDL

说明:电路主要由七个模块组成:时钟产生模块用于产生1KHz的扫描时钟和1Hz的时钟;二分频模块用于对1Hz的时钟信号二分频;测量/校验选择模块用于功能选择;计数模块用于对输入的cp信号计数;送存选择、报警电路根据选择的量程送存信号并显示单位,在超出所选量程时报警;锁存器锁存要显示的结果;扫描显示模块在1KHz的扫描时钟下,依次扫描三个数码管,并显示结果。-The circuit consists of seven main modules:
<张骞> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Lab_COUNTER

说明:Lab experiment : 50 MHz clk 4 bit counter (CLR + parallel load + pause ) on spartan3e
<fox> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Lab_LCD

说明:Building a character LCD interface on Spartan-3E FPGA
<fox> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程Lab-PS2

说明:implementing PS2 interface on Spartan-3E FPGA Kit (including the ucf file + PS2 module + main moudel as top level )
<fox> 在 2024-11-20 上传 | 大小:2kb | 下载:1

[VHDL编程PSK

说明:该文档是PSK调制,是8PSK调制方法的VHDL源代码-This document is the PSK modulation, 8PSK modulation method VHDL source code
<谢俊龙> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程FPGAadder

说明:FPGA 累加器方面的几个源码,初学者学习之用-The FPGA Accumulator several source code, for beginners to learn with
<nanyue> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程AD2S80

说明:轴角转换芯片AD2SBOA的顺序代码,将角度信息输入到FPGA并精粗通道数据整合-Code of the the angle Converter chip AD2SBOA the order, the angle information input to the FPGA and to roughage channel data integration
<> 在 2024-11-20 上传 | 大小:2kb | 下载:0

[VHDL编程oob_control

说明:sata协议物理层的OOB带外信号控制实现的VHDL代码-the sata protocol physical layer OOB band signal control VHDL code
<pearson> 在 2024-11-20 上传 | 大小:2kb | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 3696.97 .98 .99 .00 .01 ... 4311 »

源码中国 www.ymcn.org