[VHDL编程] pif2wb_latest.tar

说明：This is a bridge IP core to interface the Tensilica PIF bus protocol with the OpenCores WishBone. It currently supports single-cycle as well as burst transfer operations. The core has been tested in a master-PIF slave-WB
<Arun> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] PLDsystemcode

说明：有关温度传感的VHDL程序，有数字测量还有模拟测量，还有课件可参考-VHDL-related procedures of temperature sensing, and measuring the number of measurements are simulated, as well as courseware can be found
<袁野> 在 2024-11-20 上传 | 大小：2.16mb | 下载：0

[VHDL编程] sdram_mdl

说明：基于FPGA设计SDRAM 读写试验,用途:显示卡缓冲.大型显示器驱动设计方案必选方案-SDRAM read and write tests based on FPGA design, use: display card buffer. Large display driver design alternatives will be
<huyongmeng> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] sdram

说明：使用VERILOG访问SRAM的程序，有需要的可以拿来借鉴-SRAM using VERILOG access procedures can be used in need of reference
<yangxin> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] The-USB-2.0-Physical-Layer_-Standard-and-Implemen

说明：THIS DOCUMENT IS USB 2.0 PHYSICAL LAYER STANDARD AND IMPLEMENTATION BY GERRIT W DEN BESTON ...VERY USEFUL WHILE IAM DOING PHYSICAL LAYER IMPLEMNTATION OF USB
<venkat> 在 2024-11-20 上传 | 大小：2.16mb | 下载：0

[VHDL编程] VGA

说明：改源码是采用VERILOG编写的驱动VGA显示屏的，能显示彩条和方格，是FPGA学习的好资料-Change the VERILOG source code is written using VGA display driver, and can display color bars and squares, is good information to learn FPGA
<宫晓鹏> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] dpram

说明：包含整个工程，是用verilog来编写，实现双口ram的功能-Contains the entire project is to write Verilog to achieve the function of the dual-port ram
<ghj> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] ChipScope_use

说明：xilinx chipscope的实用教程，步骤有图，一步步学习，简单实用-Xilinx chipscope practical tutorial, step diagram, a step-by-step learning simple and practical
<fan> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] IR

说明：红外遥控器Verilog代码实现，并在数码管上显示，包含详细代码+资料-Infrared remote control Verilog code, and on the digital display, it contains detailed information on the code+
<孤风> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] altdq_dqs2

说明：altera ip a ltera ip-altera ip altera ip altera ip
<wira> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] 2016sell

说明：此售货机模块包括：投币处理模块，商品选择模块，投币模块，分频模块，控制器模块，计时模块，LED灯显示模块，找零模块，出货模块，-The vending desktop module includes: coin processing module, product selection module, coin module, frequency division module, controller module, timing mod
<张任> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0

[VHDL编程] sdr_ctrl_latest.tar

说明：SDRAM控制器设计源码，内含仿真代码，测试通过-SDRAM controller design source code, include simulation code, test by
<松鼠> 在 2024-11-20 上传 | 大小：2.15mb | 下载：0