资源列表

« 1 2 ... .38 .39 .40 .41 .42 3543.44 .45 .46 .47 .48 ... 4311 »

[VHDL编程CPLD 與 61LV256 SRAM 驱动 TFT

说明:CPLD 與 61LV256 SRAM 驱动 4.3 吋的 TFT,附 Verilog 語言範例.
<xyz543> 在 2011-06-28 上传 | 大小:2.83kb | 下载:0

[VHDL编程DAC5687 interface

说明:TI DAC5687 interface of the verilog
<jackking0204> 在 2011-11-03 上传 | 大小:2.64kb | 下载:0

[VHDL编程Verilog-RS232

说明:本程序是在FPGA里面模拟RS232串口,并在已调试成功
<yuzhan3861@126.com> 在 2014-12-29 上传 | 大小:2.57kb | 下载:0

[VHDL编程rs232_receiver

说明:rs232 code to receive information from FPGA
<nicolas29> 在 2017-12-13 上传 | 大小:2.72kb | 下载:0

[VHDL编程fifo

说明:fifo模块,改模块使用同步fifo设计,里面包含一些设计技巧,读延迟最少(The module of FIFO is modified by using synchronous FIFO, which contains some design skills and the least latency.)
<林林明> 在 2025-02-28 上传 | 大小:3kb | 下载:0

[VHDL编程Desktop

说明:一个简单的8 - 3 编码器,主要适用于初学人员参考,很好的例程。(A simple program means to encoder.)
<akkm> 在 2025-02-28 上传 | 大小:3kb | 下载:0

[VHDL编程ddc

说明:下变频采样、本振和滤波三个过程涉及到的详细代码与注释(Detailed code and notes for down conversion sampling, local oscillator and filtering)
<樨卡> 在 2025-02-28 上传 | 大小:3kb | 下载:0

[VHDL编程sycclk

说明:it s modul of clock in fpga vhdl where the cycle is 25 MHz enjoy
<hicham402> 在 2025-02-28 上传 | 大小:3kb | 下载:0

[VHDL编程M_UartRecv0

说明:rs232串口基于VHDL的代码 很有用的 正确的 rs232串口基于VHDL的代码 很有用的 正确的(RS232 serial port based on VHDL code is very useful for the correct RS232 serial port based on VHDL code is very useful)
<孙悦> 在 2025-02-28 上传 | 大小:3kb | 下载:0

[VHDL编程sram_sp_hse_8kx8

说明:SRAM 8K*8 芯片存储器 芯片存储器 芯片存储器(SRAM 8K*8 Chip memory Chip memory)
<1234556 去啊> 在 2025-02-28 上传 | 大小:3kb | 下载:0

[VHDL编程elevator

说明:八层电梯,有密码开关,警报开关,quartusⅡ综合,cycloneⅤ的板子(There are password switches, alarm switches, and eight layers of elevator display, Quartus II synthesis, cyclone V board.)
<满树榆钱儿> 在 2025-02-28 上传 | 大小:3kb | 下载:0

[VHDL编程crc16

说明:verilog 语言下的硬件CRC校验:CRC16(CRC verification in Verilog: CRC 16)
<suncrystal> 在 2025-02-28 上传 | 大小:3kb | 下载:0
« 1 2 ... .38 .39 .40 .41 .42 3543.44 .45 .46 .47 .48 ... 4311 »

源码中国 www.ymcn.org