资源列表

« 1 2 ... .36 .37 .38 .39 .40 3541.42 .43 .44 .45 .46 ... 4311 »

[VHDL编程Digital_Tube_Core

说明:以ip核的形式来控制数码管显示,减少cpu资源开支。(Digital_Tube_Core/Digital_Tube ip)
<haohmf > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程SMG

说明:实现将BCD码动态扫描显示在数码管上--verilog(The realization of dynamic scanning BCD code displayed on the digital tube --verilog)
<Yukioooo > 在 2025-01-21 上传 | 大小:3kb | 下载:1

[VHDL编程ece385sp16_lab4_adders

说明:加法器, 三种加法器的实现。不同的逻辑速度和逻辑结构(adders, three types of them)
<wuhaonan > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程GCD calculator

说明:gcd calculator is a module that if two parameter has egual value ...
<allia > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程clok count and reset

说明:counting0 amount of pulses with reset
<allia > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程simple FSM0

说明:simple implemenation of FSM in VHDL
<allia > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程code

说明:adder 18b trong chuong trinh verilog
<tailuong > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程lowpower

说明:最大公约数(GCD)stein算法实现,低功耗状态机实现(The greatest common divisor (GCD) stein algorithm, low power state machine implementation)
<BetaGo > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程i2c_init.tar

说明:verilog i2c initialization module
<ascensor > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程t

说明:用于NI单片机电流电压采样以及显示,其中含有部分程控电流与程控电压,可用于并联限流限压电路。(It is used for sampling and displaying the current and voltage of NI single-chip microcomputer. It contains part of program-controlled current and program-controlled voltage
<非飞飞 > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程wangfei

说明:基于FPGA的一个LCD显示的网费计价系统设计(costing system of network)
<月月1234 > 在 2025-01-21 上传 | 大小:3kb | 下载:0

[VHDL编程lab3

说明:在vivado上测试通过的fpga分频器(FPGA frequency divider tested on vivado)
<小晰 > 在 2025-01-21 上传 | 大小:3kb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 3541.42 .43 .44 .45 .46 ... 4311 »

源码中国 www.ymcn.org