资源列表
[VHDL编程] Interactive-state-machine
说明:交互状态机建模,交互状态机能够使用通过公共寄存器通信的独立的a l w a y s语句进行描述。 示的两个交互进程的状态图, T X是一个发送器, M P是一个微处理器。如果进程T X不忙,进 程M P将要发送的数据放置在数据总线上,然后向进程T X发送信号L o a d T X,通知其装载数据 并开始发送数据。进程T X在数据传送期间设置T X B u s y表明其处于忙状态,不能从进程M P接 收任何进一步的数据。-<小模子> 在 2025-02-26 上传 | 大小:4kb | 下载:0
[VHDL编程] fenpingjiVHDL
说明:基于VHDL语言的分频计,QUARTUS II环境-Based on VHDL frequency meter, QUARTUS II environment<李瑞华> 在 2025-02-26 上传 | 大小:4kb | 下载:0
[VHDL编程] manchester
说明:源码包含三个模块,数据发送模块是读取FIFO中的数据后,将并行数据转换为串行,同时对串行数据进行曼彻斯特编码输出。数据接收模块是对接收的数据进行曼彻斯特解码。FIFO控制器模块将接收的串行数据转换为并行,并存储。 曼彻斯特解码部分本文采用了过采样技术,使用了一个8倍时钟进行采样。每一个数据周期采样8次,每四次采样确定一个状态,如果采样到三次及以上高电平则认为是高状态,否则认为是低状态。状态由高到底则是数据0,由低到高则是状态1。-S<陈建> 在 2025-02-26 上传 | 大小:4kb | 下载:0
[VHDL编程] DFF_BDF
说明:D触发器设计图形输入法,设计软件quartus-Input D flip-flop design graphics, design software quartus<wangchenlin2000> 在 2025-02-26 上传 | 大小:4kb | 下载:0
[VHDL编程] TLC7524-programmer
说明:TLC7524接口电路和控制程序,请初学者参考-TLC7524 interface circuit and control procedures, please refer to beginners<guofeng> 在 2025-02-26 上传 | 大小:4kb | 下载:0
[VHDL编程] alarm_counter
说明:闹钟系统的闹钟寄存器和时间计数器,有清零复位功能。-Alarm system, alarm clock and time counter register, a clear reset function.<baoxianghui> 在 2025-02-26 上传 | 大小:4kb | 下载:0
[VHDL编程] 5B6B-codec
说明:verilog hdl实现5B6B编译码(光纤通信线路码型),包含了时钟发生器模块 ,信号源模块 ,编码模块 ,译码模块, 和检错模块,并通过modesim仿真验证。-verilog hdl achieve 5B6B encoding and decoding (code-based fiber-optic communication lines), contains a clock generator module, signal s<林海全> 在 2025-02-26 上传 | 大小:4kb | 下载:1
[VHDL编程] rs-232-schema.PNG
说明:RS232 schema for accessing serial console in RTL8186 access point<maxilee> 在 2025-02-26 上传 | 大小:4kb | 下载:0
[VHDL编程] Practica-3
说明:Traducción de texto o de páginas web Quizás quisiste decir: descripcion de codigo en fpga para desplegar caracteres en lcd Escribe texto o la dirección de un sitio web, o bien, traduce un documento. Cancelar trad<Jacob> 在 2025-02-26 上传 | 大小:4kb | 下载:0