资源列表
[VHDL编程] SSC
说明:Implement the 7 segment diplay on spartan 3<spartanjoel> 在 2025-02-01 上传 | 大小:4kb | 下载:0
[VHDL编程] lcd_control_rtl_v3
说明:LCD display driver for xilinx fpga<Digitalkurt> 在 2025-02-01 上传 | 大小:4kb | 下载:0
[VHDL编程] crc
说明:VHDL cyclic redundancy check generator und receiver<Digitalkurt> 在 2025-02-01 上传 | 大小:4kb | 下载:0
[VHDL编程] CPLD_Implementation_of_a_Lucky_Dip_Machine
说明:摸奖桶程序设计 也就是乐透彩票模拟程序 程序为verilogHDL描述 详细请看英文描述-Digital Electronic Design Automation Workshop on Rapid Prototyping using a CPLD Lucky Dip Machine using the Digilent X-Board<吴德昊> 在 2025-02-01 上传 | 大小:4kb | 下载:0
[VHDL编程] Heilbronn_Visit_Design
说明:海尔布伦 访问状态机 设计 用FSM方式 verilog HDL 语言描述-Heilbronn Visit Design Digital Combination Lock<吴德昊> 在 2025-02-01 上传 | 大小:4kb | 下载:0
[VHDL编程] 20074621282517
说明:除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C的高八位为余数,第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。-Divider de<老毕> 在 2025-02-01 上传 | 大小:4kb | 下载:0