[VHDL编程] DDS

说明：basys 2实现DDS，外接dac0832，实现dds模块，基于xilinx的ide-basys 2 to achieve DDS, external dac0832, achieve dds module, based on the ide xilinx
<> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] sweepfrequency

说明：扫频仪 89C51 DDS(ad9850) 键盘控制 液晶显示-sweep frequency
<weiwei> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] FM24CL16_I2C

说明：使用STM32来访问I2C接口的铁电存储器，FM24CL16，2K字节-STM32 to access the I2C interface using ferroelectric memory, FM24CL16, 2K bytes
<浩子> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] rs_encoder

说明：reed solomon encoder used in DVB verilog code.
<tmanev> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] timing

说明：Video RGB timing搭配FPGA系統及三色LED控制,可以實現色序法(Field sequential display).-Video RGB timing with FPGA and three-color LED control system can achieve color sequential (Field sequential display).
<pin> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] Experiment25_PS2

说明：PS2键盘实验,ps2键盘演示程序，特别注意 安装1602液晶， 烧写程序后，把电脑的键盘 插入键盘接口。按键液晶则有显示.-PS2 keyboard experiment, ps2 keyboard demo program, special attention to the 1602 installation, programming procedures, the computer s keyboard into the
<hwhjy> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] weisuijiamadechanshen

说明：7位伪随机码序列的产生及分析，附有7位伪随机码序列的Verilog代码-7-random sequence generation and analysis
<kria> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] uart

说明：一个简单的UART程序，包括接收，发送，波特率产生-A simple UART program, including receiving, sending, baud rate generation
<洪琳琅> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] fifo

说明：一个FIFO产生程序，主要是一个格雷码的加法器-A FIFO generation process, is primarily a gray code adder
<洪琳琅> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] PLL

说明：在同步控制上，应用了“优先与抢占”的方式产生同步信号，纯硬件实现，简单可靠；使用了成熟的数字锁相环来跟踪同步信号。-A strategy of synchronization control, which combines competition coequality and priority, is mentioned in the paper and uses digital phase-lock loop to track syn
<wang> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] Float_point

说明：浮点数加/减法器的设计 规格化的浮点数运算器 IEEE标准754 单精度-Floating-point add/subtract device design normalized floating-point arithmetic unit single-precision IEEE Standard 754
<tong> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] DIG_LED

说明：数码管的Verilog HDL高级描述，将数码管接口封装完成，适宜20MHz的时钟使用-Digital control of high-level Verilog HDL descr iption of a digital control interface, complete package, suitable for use 20MHz clock
<NaroahLee> 在 2025-02-02 上传 | 大小：5kb | 下载：0