[VHDL编程] dtrig

说明：用vhdl实现的设计D触发器的程序，主要用在时序电路中。-Using vhdl implementation procedures for the design of D flip-flop, mainly used in sequential circuits.
<Mr zhang> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] adder

说明：This the adder VHDL code, it contains input and output fild, also simulate file-adder
<hongwan> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] spitoi2s3

说明：spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换-spi transfer i2s the verilog program, fpga is the total module, spi, and i2s is the sub-module, shiftreg is to convert
<steny> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] Autoseller

说明：基于VHDL开发的自动售货机系统，可实现自动售货过程中的基本功能，具有一定的代表性。-VHDL-based development of a vending machine system which can automatically process the basic functions of sales, with a certain representativeness.
<Joseph> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] 1024fft

说明：使用vhdl实现的1024点的FFT算法-Using vhdl implementation of the 1024-point FFT algorithm
<谭利民> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] sdramcontroller

说明：FPGA读写SDRAM的VHDL程序(已经测试过)-SDRAM read and write the VHDL program FPGA (already tested)
<tom> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] ALU_VHDL_code

说明：ALU逻辑运算单元计算器的VHDL源代码，已通过FGPA验证，绝对正确。-ALU ALU calculator VHDL source code has been verified by FGPA absolutely correct.
<周州> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] and_gate

说明：And gate testbench, testbench to simulate and run in modelsim
<Leo> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] code

说明：This project is "digital serial multiplier". this proh=ject is used to multiply the serial data with parallel data. the source code is writtenby using vhdl.
<RUPA KRISHNA> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] decorder

说明：FPGA驱动LED静态显示,VHDL实现的源码-FPGA-driven LED static display, VHDL source code to achieve
<刘新> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] fifo_32_4321

说明：用verilog写的输出数据宽度可变的FIFO,输入数据为32-bit，输出数据可以配置为4-1任意bit。有设计文件和testbench-Use verilog to write a variable width of the output data FIFO, input data for the 32-bit, output data can be configured as 4-1 arbitrary bit. There ar
<keven> 在 2025-02-02 上传 | 大小：5kb | 下载：0

[VHDL编程] viterbidecoder

说明：viterbi译码器的Verilog实现,(3,1,7)零尾卷积码-viterbi decoder implementation by verilog HDL （3，1，7）zero tail conventional code
<zhouli> 在 2025-02-02 上传 | 大小：5kb | 下载：0