资源列表

« 1 2 ... .81 .82 .83 .84 .85 2986.87 .88 .89 .90 .91 ... 4311 »

[VHDL编程vhdlchengxuji

说明:里面含大量VHDL设计原代码,适合初学者学习,并含综合设计题目。-Which contain a high level VHDL design source code, suitable for beginners to learn, and integrated design with the subject.
<刘小霞> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程quant

说明:用于FPGA的量化算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。-Quantitative algorithm for FPGA HDL coding, including VHDL and Verilog code. Can be used in JPEG and MPEG compression algorithms.
<caesar> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程eda

说明:关于EDA编程的一些程序,绝对好 用!精典-EDA programming on some of the procedures, the absolute ease of use! Classical
<zhou wan> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程diyabiao

说明:moore状态机~~~ 用vhdl语言实现-moore state machine ~ ~ ~ using VHDL language
<黎明> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程crack-81

说明:最新QuartusII8.1的补丁,安装它的破解器,可以获得长期使用权-QuartusII8.1 the latest patch, install it to break, and access to long-term use rights
<zxl> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程Electronic-Design-Automation-Vhdl

说明:各种计数器,编码器,全加器等元件的VHDL语言描述-A variety of counters, encoders, such as full-adder components described in VHDL language
<徐靖> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程RS_204_188_decoder

说明:使用verilog完成了RS编码的设计,编码参数为输入188,输出204-The use of Verilog coding RS completed the design, coding parameters for the importation of 188, the output 204
<小米> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程LTC1196

说明:实现ltc1196,并将串行输出的改为并行输出-Achieve ltc1196, serial and parallel output of the changed output
<DIDO333> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程verilog_slides

说明:What is Verilog? ➥ Verilog HDL is a Hardware Descr iption Language (HDL) ➥ Verilog HDL allows describe designs at a high level of abstraction as well as the lower implementation levels ➥ Primary
<小刚> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程memory_to_vector

说明:这是一个Quartus的工程文件和verilog代码,讲如何把memory 变成vector-memory to vector
<小杨> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程pro002_keyboard

说明:键盘鼠标的源码及约束(verilog)已用FPGA实现-Keyboard and mouse the source and constraints [verilog] has spent FPGA realize
<xiaoheng> 在 2025-02-09 上传 | 大小:14kb | 下载:0

[VHDL编程crackquartusii7.2sp3

说明:用于quartus7.2sp3的破解,里面有详细说明,操作方便-For the crack quartus7.2sp3, which has detailed instructions, easy to operate
<张建> 在 2025-02-09 上传 | 大小:14kb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 2986.87 .88 .89 .90 .91 ... 4311 »

源码中国 www.ymcn.org