[VHDL编程] jtag_uart

说明：Configuration and usage of Altera s JTAG UART.
<shahbaz> 在 2024-11-18 上传 | 大小：5.39mb | 下载：0

[VHDL编程] RunningLED(1)

说明：很有用的 希望帮到大家学习vhdl语言 我们大家一起去的进步-Useful to help them to learn vhdl want us to go with the language of progress
<钟鸣> 在 2024-11-18 上传 | 大小：5.38mb | 下载：0

[VHDL编程] PerfectTiming

说明：完美时序，含中英文两个版本！这应该是FPGA时序分析方面最经典最权威的书了，相信会对FPGA爱好者有很大用处！-Perfect timing, with two versions in English! This should be the most classic FPGA timing analysis the most authoritative book, that would be very useful FPGA lover
<benben> 在 2024-11-18 上传 | 大小：5.39mb | 下载：0

[VHDL编程] logic

说明：Verilog HDL逻辑与计算机设计基础实验全部试验报告，包括寄存器，定时器，全加器，同步时序电路，译码器等的实验。-Verilog HDL logic and computer design basic experiment all test reports, including registers, timers, full adder, synchronous sequential circuits, decoders and
<秦寒> 在 2024-11-18 上传 | 大小：5.4mb | 下载：0

[VHDL编程] i2c_4163okok

说明：利用Altera的Qsys生成片上系统SOC，利用CPU进行I2C的配置电路。-Use of Altera s Qsys generation system on chip SOC, the use of the CPU I2C configuration circuitry.
<520yunping1314> 在 2024-11-18 上传 | 大小：5.38mb | 下载：0

[VHDL编程] EDA

说明：电子时钟 基于VHDL设计的建议电子时钟-DIGTAL CLOCK
<李戴维> 在 2024-11-18 上传 | 大小：5.38mb | 下载：0

[VHDL编程] emif2mcbsp

说明：在fpga上编写的emif和mcbsp接口程序，是一个项目的一部分，只是用于测试用，能正确传输数据-Emif and MCBSP interface program written on fpga, is a part of the project, just for test, to transmit data correctly
<huangjie> 在 2024-11-18 上传 | 大小：5.39mb | 下载：0

[VHDL编程] simProcessorEx

说明：一个简单微处理器内核的VHDL程序，包含源代码（位于Source目录内）及ModelSim仿真代码（位于testBench目录内）。使用该内核进行一个功能验证程序（位于simProc_test目录内）-a simple processor core program and test code based on VHDL language
<顾庆水> 在 2024-11-18 上传 | 大小：5.39mb | 下载：0

[VHDL编程] Detection0X47

说明：verilog DVB 扰码设计 0x47-verilog DVB- scrambling design
<Fancy> 在 2024-11-18 上传 | 大小：5.4mb | 下载：0

[VHDL编程] DSP_XINTF_FPGA

说明：DSP的XINTF功能和FPGA之间进行异步通信，调试通过，且运行稳定-Carried out between the DSP and the FPGA XINTF asynchronous communication functions, debugging, and stable operation
<刘帅> 在 2024-11-18 上传 | 大小：5.39mb | 下载：1

[VHDL编程] plj

说明：2秒闸门时间频率计，以及一个分频器，使用FPGA及verilog语言实现(2 second gate time frequency meter)
<qjy617891942 > 在 2024-11-18 上传 | 大小：5.38mb | 下载：0

[VHDL编程] basketball_24time1

说明：该文档主要是用verilog语言实现篮球24秒计时器，这是我做的数字电子技术课程的一次大作业。 里面为整个文件夹，解压之后可在Quartus13.0上直接运行。(This document mainly uses Verilog language to realize basketball 24 second timer, which is a big assignment of digital electronic technolog
<1003512666> 在 2024-11-18 上传 | 大小：5.38mb | 下载：0