资源列表

« 1 2 ... .83 .84 .85 .86 .87 288.89 .90 .91 .92 .93 ... 4311 »

[VHDL编程pictureviewer

说明:picture_viewer图片浏览器,可在LCD上显示存储在SD卡根目录:/image目录下的JPEG图片,图片格式只允许是JPEG,图片大小可以任意,如果超过800*480图片解码可能会比较慢。-picture_viewer
<SkySeraph> 在 2024-11-18 上传 | 大小:5.5mb | 下载:0

[VHDL编程Advanced-FPGA-Design

说明:硬件描述语言,高级FPGA设计,英文版,IEEE标准-Hardware descr iption language, high-level FPGA design, English, IEEE Standard
<柳咏> 在 2024-11-18 上传 | 大小:5.5mb | 下载:0

[VHDL编程xilinx

说明:FPGA开发需要,培训教程,初学者使用,让你快速入门-FPGA development needs, tutorial
<廖昌繁> 在 2024-11-18 上传 | 大小:5.49mb | 下载:0

[VHDL编程KEY_SMG

说明:嵌入式FPGA中的nios ii例程。输入按键,数码管显示相印的数字-Embedded in the FPGA nios ii routines. Input buttons, digital pipe display in the digital printing
<战天> 在 2024-11-18 上传 | 大小:5.5mb | 下载:0

[VHDL编程Multiplier16

说明:本文设计了一种可以实现16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了补码一位乘(Booth算法), 简化了部分积的数目, 减少了某些加法运算,从而提高了运算速度。该乘法器利用Verilog代码实现,通过Modelsim软件对相应的波形进行仿真验证,并通过QuartusII软件对源码进行编译综合。-This paper designed a 16 signed/unsigned binary number multiplicat
<hxy> 在 2024-11-18 上传 | 大小:5.49mb | 下载:0

[VHDL编程Advanced-FPGA-Design

说明:高级FPGA设计__结构、实现和优化,中文翻译版-Advanced FPGA Design- Architecture, Implementation, and Optimization
<hfyfpga> 在 2024-11-18 上传 | 大小:5.5mb | 下载:0

[VHDL编程dds

说明:这是自己写的dds源码,利用查找表方法,亲测可用。-It is written in their own dds source, using a lookup table method, pro-test available.
<xiezhuneng> 在 2024-11-18 上传 | 大小:5.49mb | 下载:0

[VHDL编程big_data_encoder

说明:本文介绍了一个以FPGA为主控制器的多存储芯片数据采集板卡的设计。该卡通过一个符合ATA-6规范的IDE接口,使用PIO模式将数据采集板卡与上位机互联。通过FPGA控制一片高速AD进行数据采集,采集的数据通过4片电子盘并行存储,实现高速大容量数据采集。文章侧重于介绍用FPGA控制电子盘并行读写的方法-This paper introduces an FPGA-based controller design multi memory ch
<lvhenan> 在 2024-11-18 上传 | 大小:5.5mb | 下载:0

[VHDL编程Reversible-Data-Hiding

说明:REVESIBLE DATA HIDING
<madhuri> 在 2024-11-18 上传 | 大小:5.49mb | 下载:0

[VHDL编程Bin2BCD

说明:FPGA代码,使用Verilog HDL语言实现4 bit二进制转换成BCD代码。原理是移位加三。-FPGA code, using Verilog HDL language is converted into a binary 4 bit BCD code. The principle is Shift-Add-3 .
<Wind> 在 2024-11-18 上传 | 大小:5.5mb | 下载:0

[VHDL编程DDS

说明:利用ISE中的ip核产生正弦和余弦波形,包含有test测试文件-ISE ip core cosine sine testbench
<dfdqzp> 在 2024-11-18 上传 | 大小:5.49mb | 下载:0

[VHDL编程电子琴

说明:一个基于FPGA的电子琴设计,采用Verilog语言(A design of electronic organ based on FPGA, using Verilog language)
<swust_fpy> 在 2024-11-18 上传 | 大小:5.49mb | 下载:1
« 1 2 ... .83 .84 .85 .86 .87 288.89 .90 .91 .92 .93 ... 4311 »

源码中国 www.ymcn.org