资源列表

« 1 2 ... .60 .61 .62 .63 .64 2865.66 .67 .68 .69 .70 ... 4311 »

[VHDL编程Secuential_Ligths

说明:A simple sequential lights
<Davids> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程i2sound

说明:Altera DE2 board demo book thing
<Ashen> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程add4

说明:一个用vhdl代码设计的简单的加法器程序-it is a code designed by vhdl ,and it is used for adder
<jim> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程FPGAmuccomm

说明:单片机与FPGA的通讯
<waguylkm> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程IS64LV6416L

说明:Asynchronous SRAM IS64LV6416L modelsim仿真模型-Asynchronous SRAM IS64LV6416L Verilog model
<veriyc> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程IS63LV1024L

说明:ISSI SRAM IS63LV1024L 时序仿真模型-Verilog model of IS63LV1024L
<wyc> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程carryriple

说明:carry riple with model sim
<mohammad> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程SystemVerilog

说明: 很好的SystemVerilog例子- very good
<刘家乐> 在 2025-02-14 上传 | 大小:24kb | 下载:1

[VHDL编程jiaotongdeng

说明:网上虽然有很多交通灯的参考程序,但又么不是很低级,又么没多少扩展功能,这是我写的交通灯程序,绝对超经典!-Although there are many traffic lights online reference program, but Why is not very low, then Why did not the number of extensions, this is the traffic light program
<荣少钟情> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程test_bech

说明:verilog + testbench 文件的读写操作-verilog+ testbench
<姜广侠> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程uart

说明:UART design with bist capability
<veerender> 在 2025-02-14 上传 | 大小:24kb | 下载:0

[VHDL编程FPGAFFTEnglish

说明:基于FPGA的快速傅里叶变换,中期答辩,的英文资料及翻译。-FPGA-based fast Fourier transform, the medium-term defense, information and translation in English.
<gary> 在 2025-02-14 上传 | 大小:24kb | 下载:0
« 1 2 ... .60 .61 .62 .63 .64 2865.66 .67 .68 .69 .70 ... 4311 »

源码中国 www.ymcn.org