[VHDL编程] freq-counter

说明：基于测频法的频率计，以STC89C52单片机为核心构成单片机应用系统。-Frequency measurement method based on the frequency counter to the core composition STC89C52 microcontroller chip applications.
<nemo> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] motor

说明：A C code for spinnig a small stepper motor in varriable velosities using codevision compiler.
<Ali> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] 24C02-

说明：24C02采用IIC协议进行访问，访问回来的数据在LCD1602液晶显示器中显示-24C02 IIC protocol used to access, access to back data is displayed in the LCD monitor LCD1602
<linjian> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] 4port-sdram

说明：4端口SDRAM控制器verilog程序-4-port SDRAM controller with verilog
<xin> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] ADLL-Code

说明：this source verilog code.-this is source verilog code.
<rupesh> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] coding_and_synthesis_with_verilog

说明：In the semiconductor and electronic design industry, Verilog is a hardware descr iption language (HDL) used to model electronic systems. Verilog HDL, not to be confused with VHDL (a competing language), is most commonly
<nataraja> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] xapp463_verilog

说明：xilinx xapp you have a good lock.
<ss park> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] I2C-

说明：单个地址的读写 I2C总线的数据都是以字节(8位)的方式传送的，发送器件每发送一个字节之后，在时钟的第9个脉冲期间释放数据总线，由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收-The address of a single reading and writing the I2C bus of the data bytes (eight) way to transmit, send each device sends a
<叶小玲> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] Interrupt-priority-levels

说明：用流水灯或数码管显示实现8051芯片的中断优先级功能。-Lamp or water pipe with a digital display of 8051 s interrupt priority feature.
<何梓能> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] pwm_test

说明：本程序演示了PWM技术,通过调节脉宽控制输出电压,从而控制电机的转速-This program demonstrates the PWM technique to control the output voltage by adjusting the pulse width to control the motor speed
<suhong> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] lighting

说明：This road signal controller. highway and contry road controlling. goooooood!! FULL Verilog source.-This is road signal controller. highway and contry road controlling. goooooood!! FULL Verilog source.
<choijinsol> 在 2025-02-23 上传 | 大小：28kb | 下载：0

[VHDL编程] fifo

说明：actel 的同步硬件fifo的testbench,初学者可以看一下testbench怎么写的。-the testbench code of actel fpga,it is right for new learner~
<书荣> 在 2025-02-23 上传 | 大小：28kb | 下载：0