资源列表

« 1 2 ... .62 .63 .64 .65 .66 2767.68 .69 .70 .71 .72 ... 4311 »

[VHDL编程The.design.of.the.voting.machine

说明:表决器的设计 设计一个三人的表决器,其中有二人以上同意则投票通过。演示结合实验箱上A区、J区的LED及按键。工作过程如下:带锁的按键按下时,按键上的灯亮表示投票同意;按键松开时,灯熄灭表示投票反对;SW1-SW3这三个按键是3人的投票键,L1灯亮表示投票通过,且蜂鸣器响;L1灯熄灭表示投票未通过,且蜂鸣器不响。利用原理图和VHDL编程相结合的方法来实现-The design of the voting machine
<duopk> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程GraytoB

说明:Gray to Binary Converter
<Mitchell> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程codes

说明:EFFICIENT VLSI ARCHITECTURE FOR VIDEO TRANSCODING PROCESSING ELEMENT
<prasanna> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程xhdl_4.1.4_demo_patch

说明:this is X-HDL Crack. support xhdl_4.1.4
<Morgley> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程dspic_FFT_DSPlib

说明:改程序实现了用microchip公司dspic30f5015实现了快速傅里叶变换FFT算法。-Reform program with the microchip company to achieve the realization of the fast Fourier transform dspic30f5015 FFT algorithm.
<吴传平> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程multiply

说明:实验报告中完成以下功能:在maxplus2 环境下,完成4bit × 4bit 运算功能,并模拟显示出相关内容,设计动态扫描显示电路,显示两位字符,以便用在4bit × 4bit运算中。 (附源程序代码)-multiplay under maxplus2,use VHDL
<张三> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程ledwatertest

说明:一个用verilog 编写的流水灯程序,对于初学者比较有用,主要用于理解状态机转换。-Written in a flowing light with verilog program more useful for beginners, mainly for the understanding of the state machine transition.
<huangying> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程cruels-inout

说明:这是自己的原创,关于fpga的verilog代码中inout错误提示的理解-This is your own original, on the verilog fpga error code understanding inout
<wuwei> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程seqdet

说明:经典编码风格的序列检测器,综合效率高,很有学习价值。-Coding sequence of the classic style of the detector, integrated, high efficiency, great learning value.
<郑宇龙> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程src

说明:一种 FFT VERILOG 代码-One kind of FFT VERILOG code
<王海峰> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程hanzi-xianshi

说明:这是一个测试的汉字显示源代码程序,可以测试led显示-This is a test of the Chinese characters display the source code program, you can test led display
<辜兵> 在 2025-02-25 上传 | 大小:35kb | 下载:0

[VHDL编程verilog

说明:这是一个uart串口实现16550的实现,代码已测试过了。-This is a 16550 uart serial port, the code has been tested before.
<wangli> 在 2025-02-25 上传 | 大小:35kb | 下载:0
« 1 2 ... .62 .63 .64 .65 .66 2767.68 .69 .70 .71 .72 ... 4311 »

源码中国 www.ymcn.org