资源列表
[VHDL编程] elevator-control-c-code
说明：用于单片机实现电梯控制的程序代码，适用于多种单片机和开发板运行，程序经典小巧，适合初学者学习借鉴。-For elevator control MCU program code for a variety of microcontroller and development board to run the program the classic compact, suitable for beginners to learn.<李卓> 在 2025-03-19 上传 | 大小：129kb | 下载：0
[VHDL编程] SD_GCC_V2.3_M32
说明：sd file system for the nexys2 fpga board<reconfigurer> 在 2025-03-19 上传 | 大小：129kb | 下载：0
[VHDL编程] High-precision-stopwatch--clock
说明：555产生正当电路，译码器，进制转换 ，计时范围0S~9MIN59S-555 to produce a proper circuit, decoder, binary conversion, timing range 0S 9MIN59S<王波> 在 2025-03-19 上传 | 大小：129kb | 下载：0
[VHDL编程] modetect
说明：视频输入处理中的模式识别的verilog代码。经fpga验证，可以使用-Video input processing, pattern recognition verilog code. Fpga verification, you can use the<mmmm1111111111> 在 2025-03-19 上传 | 大小：129kb | 下载：0
[VHDL编程] test_pll_2
说明：锁相环的verilog源代码，其中包括发送端，鉴相器，滤波器，压控振荡器的源代码，主要实现输入输出信号的跟踪，捕获和锁定，使输入输出信号在较短时间内达到同步。-This is a verilog code for PLL, including transmitor, PDF, Filter, VCO and so on. It mainly realize the input and output signal tracking, ca<HQ> 在 2025-03-19 上传 | 大小：129kb | 下载：0
[VHDL编程] Frecuency-Divisor
说明：This code Use the 50 Mhz clock of BASYS 2 FPGA to generate a frecuency divisor (choose the div value using FPGA Switches). The result is shown in two leds to compare, one have a frecency fixed (with out div ) and the sec<dokuro> 在 2025-03-19 上传 | 大小：129kb | 下载：0
[VHDL编程] Ex16_dynamic_seg
说明：led 段码驱动器，verilog hdl编写-led segment driver ,verilog hdl<yinxiupu> 在 2025-03-19 上传 | 大小：129kb | 下载：0
[VHDL编程] 20161227_sf
说明：AES加密算法中的列混合模块的FPGA实现源代码，采用Verillog语言，在软件Quartus II上综合-AES encryption algorithm in the FPGA column hybrid module implementation source code, using language Verillog integrated in the Quartus II software<柳广兴> 在 2025-03-19 上传 | 大小：129kb | 下载：0