[VHDL编程] Chapter6Sample

说明：描述了使用FPGA接口PDIUSBD12开发USB接口的流程.-Describes the use of FPGA Interface USB interface PDIUSBD12 development flow.
<玄冰> 在 2025-03-29 上传 | 大小：138kb | 下载：0

[VHDL编程] CORDIC

说明：介绍了CORDIC数字计算机的设计，采用的是verilogHDL,在modelsim上可以实现仿真验证，压缩包中包含CORDIC的工作结构图，比较详细-Introduced the CORDIC digital computer design, using the verilogHDL, can be achieved on the ModelSim simulation, compressed package that contain
<yaoyongshi> 在 2025-03-29 上传 | 大小：138kb | 下载：0

[VHDL编程] VGA-VerilogHDL

说明：用Verilog HDL编写的VGA显示驱动程序-Verilog HDL prepared with VGA display driver
<liping> 在 2025-03-29 上传 | 大小：138kb | 下载：0

[VHDL编程] adder

说明：用VHDL语言实现半加器。已经通过编译和仿真-Implementation using VHDL language half adder. Has passed the compiler and simulation
<孟明川> 在 2025-03-29 上传 | 大小：138kb | 下载：0

[VHDL编程] 基于MIPS指令集的五级流水线

说明：运用verilog语言实现的MIPS指令集，包括加、减、比较、与、异或等指令。运用五级流水线，设置IF，ID，EX，MEM、WB五个栈间计算模块。运用了forwarding和stop技术。可以使用modelsim验证。
<cjc87267137> 在 2013-07-03 上传 | 大小：138.25kb | 下载：0

[VHDL编程] vga-veriloghdl

说明：用Verilog HDL编写的VGA显示驱动程序-大家共同学习-Prepared using Verilog HDL VGA display driver- we learn together
<> 在 2025-03-29 上传 | 大小：139kb | 下载：0

[VHDL编程] CNT999

说明：使用VHDL设计999加法计数器，并使用扫描译码电路将数字显示在数码管上。顶层设计使用的原理图-Design using VHDL adder 999 counters, and use the digital scan decode circuit in the digital tube display. Schematic top-level design using
<杨芸> 在 2025-03-29 上传 | 大小：139kb | 下载：0

[VHDL编程] tb_axi4

说明：介绍如何使用vivado来调用和封装IP核，测试AXI4总线的三种功能协议。-It describes how to use vivado to call and package IP core test three functions AXI4 bus protocol.
<岑家俊> 在 2025-03-29 上传 | 大小：139kb | 下载：0

[VHDL编程] USB_Blaster

说明：FPGA下载工具的原理图，可以自己做，了解真正的下载-FPGA download development
<梁海松> 在 2025-03-29 上传 | 大小：139kb | 下载：0

[VHDL编程] FPGA-ps2-lcd1602

说明：基于FPGA的ps2解码lcd1602显示-PS2 decoding LCD1602 display based on FPGA
<中华> 在 2025-03-29 上传 | 大小：139kb | 下载：0

[VHDL编程] lab4

说明：上传的文档以及代码是利用system generator来实现一些简单功能的实例，主要给system generator初学者一些参考-Upload documents and code using system generator to implement some simple examples of functions, primarily to beginners some reference system generator
<檀雨> 在 2025-03-29 上传 | 大小：139kb | 下载：0

[VHDL编程] 3-8

说明：38译码器基于FPGA的详尽的Verilog HDL源码，可实现拨动开关小灯对应亮灭-38 decoder design
<he> 在 2025-03-29 上传 | 大小：139kb | 下载：0