[VHDL编程] 数字频率计实验报告

说明：课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL-curriculum design and FPGA design to achie
<兰> 在 2025-04-02 上传 | 大小：141kb | 下载：1

[VHDL编程] ethernet[1].tar

说明：一个以太网卡的硬件描述，可以参考进行设计网卡芯片。-an Ethernet card hardware descr iption, reference card chip design.
<李文文> 在 2025-04-02 上传 | 大小：141kb | 下载：0

[VHDL编程] trafic

说明：CPLD lattice1032 VHDL实现交通灯控制！-CPLD lattice1032 VHDL to achieve control of traffic lights!
<徐家汇> 在 2025-04-02 上传 | 大小：141kb | 下载：0

[VHDL编程] m

说明：四人抢答器，使用FPGA开发工具，可以在电脑上直接运行，但是要结合硬件使用-Answer four devices, the use of FPGA development tools, can be run directly on your computer, but I want to use the combination of hardware
<pan> 在 2025-04-02 上传 | 大小：141kb | 下载：0

[VHDL编程] traffic_light

说明：基于FPGA的交通灯系统控制程序。用的是verilog.-FPGA-based traffic signal system control procedures. Using verilog.
<fuyu> 在 2025-04-02 上传 | 大小：141kb | 下载：0

[VHDL编程] Pll_prj

说明：FPGA中PLL模块的测试代码，代码通过例化一个PLL将25MHz系统时钟倍频到50MHz，然后通过两个不同频率时钟控制两个LED灯闪烁，通过闪烁频率可用观察PLL倍频效果-The FPGA PLL module test code, the code by instantiating a PLL to 25MHz system clock frequency doubling to 50MHz, and then by two dif
<wicoboy> 在 2025-04-02 上传 | 大小：142kb | 下载：0

[VHDL编程] divfrequency

说明：verilogHDL程序,成功实现 二分频-verilogHDL program successfully achieve divide
<张超> 在 2025-04-02 上传 | 大小：142kb | 下载：0

[VHDL编程] 07_dled

说明：用Verilog HDL语言编写数码管动态显示-Use Verilog HDL language dynamic digital tube display
<张文瑞> 在 2025-04-02 上传 | 大小：142kb | 下载：0

[VHDL编程] cnt24

说明：VHDL24秒篮球倒计时,VHDL编写，实现23到0计数。quartues ii 9.1编写的。-VHDL24 sec basketball countdown, written in VHDL, to achieve 23 to 0 count. Quartues written in II 9.1.
<Ronge> 在 2025-04-02 上传 | 大小：142kb | 下载：0

[VHDL编程] 08-1_VGA_Display_Test_640480

说明：基于quartusII开发环境的VGA视频通信程序，很好的资料，欢迎下载-Based on quartusII development environment of VGA video communication program, very good information, welcome to download
<郑传生> 在 2025-04-02 上传 | 大小：142kb | 下载：0

[VHDL编程] uart

说明：带有fifo的功能模块，具有发送模块和接收功能模块(The function module with FIFO has transmitting module and receiving function module)
<陈陈陈啊 > 在 2025-04-02 上传 | 大小：142kb | 下载：0

[VHDL编程] Miguel Dumani

说明：vga driver code in languaje vhdl
<el_guel > 在 2025-04-02 上传 | 大小：142kb | 下载：0