[VHDL编程] lightW

说明：一個LCD燈的小程序。不是我寫的。我只負責了調試。適用在ACEXEP1K30QC208-3上。我跑了SIMULATOR，管腳連接標示了。我也下在電路板上試過了，沒有問題。要用到實驗板上的兄弟們把CLK1改到TESTOUT3或者0就好了。綫幫助新手，人人有責。-a small LCD lights procedures. I did not write. I am only responsible for the debugging. A
<鄧翀> 在 2025-04-30 上传 | 大小：231kb | 下载：0

[VHDL编程] cpldPWM

说明：verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10-verilog HDL prepared by the PWM, is a novice CPLD Getting Started Z resources, epm7128stc100-10
<章风> 在 2025-04-30 上传 | 大小：231kb | 下载：0

[VHDL编程] std_cf_1s40

说明：Altera公司开发板1s40 CF卡通用例程（初始化、读、写、测试等）-Altera Corporation development board 1s40 CF cartoon with routines (initialization, reading, writing, testing, etc.)
<楚光> 在 2025-04-30 上传 | 大小：231kb | 下载：0

[VHDL编程] decode38a

说明：3-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。-3-8 decoder input is 3 feet, and the output is 8 feet. High and low input and output. Input is binary. 3 feet 3 binary number.
<geng> 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] shift

说明：“双向”指的是加1还是减1操作，可以用语句 if dir=’1’ then … else实现； “异步清零”指的是只要reset为高电平，立即清零，而不需要等待时钟脉冲（计数脉冲）到来； “同步时钟使能”是指当enable有效时还不能立即把内部输出值加载到锁存器的数据端，而是需要等到下一个时钟，在时钟信号的控制下再相应。 -" Two-way" means plus or minus 1 operation
<shuang> 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] SinPout

说明：FPGA设计中涉及到的速度与面积互换技巧，本工程的代码用Verilog编写，实现功能串行输入并行输出-It comes to speed and area interchangeable FPGA design skills, the project code written in Verilog function serial input parallel output
<wicoboy> 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] VHDL-Cookbook

说明：core generator vhdl book
<joshua dorafshan> 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] Multiply8-6

说明：FPGA verilog用移位相加的方式来实现8位的乘法器-FPGA verilog With shift and add a way to achieve 8 multiplier
<李潇> 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] 1-example_led_5

说明：Verilog编写的移位闪灯（跑马灯），FPGA实验板，Xilinx ISE实验环境-Verilog prepared by a shift flash (marquees), FPGA experimental board, Xilinx ISE experimental environment
<华强> 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] fifo

说明：关于FIFO的verilog源代码,可以很快的对FIFO做简单的了解-Verilog on the FIFO source code, you can quickly do a simple understanding of FIFO
<zx > 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] kekongmaichongfashengqi

说明：实现各种脉冲的发生，仿真结果包含在文档中-To achieve a variety of pulse generation, simulation results included in the document
<张雨> 在 2025-04-30 上传 | 大小：232kb | 下载：0

[VHDL编程] DE2_70 sobel

说明：DE2_70 sobel_dilationdsd
<jordra> 在 2025-04-30 上传 | 大小：232kb | 下载：0