[VHDL编程] uart1

说明：RS232(UART)串口传输，通过了FPGA验证功能正确-UART RS232 verilog HDL FPGA xilinx
<徐> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] an487_CN

说明：利用 MAX II CPLD 实现 SPI至I 2S 的接口-used the MAX II CPLD to implement the SPI interface with I2C
<mediative> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] VHDL-CookBook_1stEd_JP-Ashender

说明：The VHDL Cookbook. First Edition. Peter J. Ashenden
<rodralez> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] FIR_filter

说明：Parallel FIR filter example. It is low-pass filter for CPLD or FPGA platforms. Project compiled and simulated in Modelsim
<Serg> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] stopwatch

说明：成一个具有闹钟功能的时钟电路设计。并编写Testbench对电路功能进行验证。-stopwatch with alarm function
<James> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] SQRT

说明：用verilog代码编写的求整数平方根的FPGA工程。-Verilog code written request with the integer square root of the FPGA project.
<袁媛> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] THKEGC-2

说明：CPLD程控交换综合实验程序，附有源代码，和最终下载文件-CPLD program-controlled exchange of comprehensive experimental program, with source code, and eventually download
<于风> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] VHDL_example

说明：VHDL经典例子，适合初学者实用，可快速入门。-VHDL examples
<zhanzh> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] RSIC_CPU2

说明：这是一个用verilog编写的RSIC CPU模型，几个必要的模块都已经齐全，有兴趣的可以再完善更多的功能-This is a verilog written RSIC CPU model, several necessary modules are already complete, are interested in more features can be further improved
<宇龙> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] ledrun

说明：基于FPGA的简易LEDs跑马灯控制程序-simple LEDs Marquee control procedures based on FPGA
<何景田> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] miaobiao

说明：本设计是一个基于CPLD的秒表，可以计时1小时，精确到1s。-This design is a based on CPLD stopwatch, may time 1 hour, precisely to 1 s.
<贺小平> 在 2025-04-29 上传 | 大小：232kb | 下载：0

[VHDL编程] Modelsim

说明：Modelsim 5.6詳細使用教學手冊-Of Modelsim 5.6 using the instruction manual
<張小唯> 在 2025-04-29 上传 | 大小：232kb | 下载：0