资源列表

« 1 2 ... .66 .67 .68 .69 .70 1871.72 .73 .74 .75 .76 ... 4311 »

[VHDL编程verilog

说明:这是一本介绍verilog语言的书籍,verilog语言应用于FPGA,可实现诸多实时处理模块,例如实时OFDM发射机和接收机的制作-verilog for FPGA,real time OFDM Transmitter and receiver
<k> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程mole-game-rev1.0

说明:mole game to be implemented by verilog. LED # on corresponds to mole # to get up. LED # off corresponds to moe # to sit down. Game User press down button to turn off LED #. etc. Enjoy all. -mole game to be im
<> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程Verilog-xiayuwen-text

说明:Verilog数字系统设计教程(夏宇闻)例题源程序-Verilog digital system design course (XiaYuwen) sample source program
<陈权标> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程Optimized-reversible-BCD-adder-using-new

说明:Optimized reversible BCD adder using new
<Christoffer> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程project35

说明:Final project for an ALU vhdl implementation
<conzen88> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程FPGA2FPGA-Comms

说明:LAbview Program file to generate VHDL code shows the communication between two FPGA ICs.
<refaat> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程exp4

说明:本实验要求完成的任务是通过四个拨动开关SW0~SW3输入的键值在数码管上显示相应的键值。在实验中时用四个拨动开关做为输入,当四个拨动开关置为一个二进制数时,在数码管上显示其十六进制的值。-The experiments required to complete the task by four toggle switches SW0 ~ SW3 input keys on the digital display the correspo
<真三战魂> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程VHDL_Ethernet

说明:VHDL实现的以太网测试仪器,可以根据配置生成各种模式的以太网数据报文,并对接收到的以太网数据进行统计。-VHDL realization of Ethernet test instrument can generate a variety of modes depending on the configuration of Ethernet data packets, and receives Ethernet data statis
<张雷> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程fpga1

说明:基于fpga的交通灯程序设计,交通灯为两路交通灯-Based fpga programming traffic lights, traffic lights for two-way traffic lights
<zhouzhou> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程LAB2

说明:赛灵思新推出的Zynq芯片学习笔记,LED流水灯控制例程,此例程中避开Zynq的PS嵌入式部分,只用PL部分实现逻辑控制。用于新手对Zynq平台的熟悉,让没有接触过FPGA的嵌入式软件工程师友好上手-The Zynq chip Xilinx new study notes, the LED light water control routine, this routine to avoid the Zynq the PS embedde
<刘开发> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程synchronous-FIFO

说明:同步fifo的使用verilog案例讲解-The use of synchronous fifo verilog case to explain
<Ande> 在 2025-04-24 上传 | 大小:259kb | 下载:0

[VHDL编程Microwave-controller

说明:微波炉控制器。VHDL。quartus ii 编译通过。代码正确可用。-Microwave controller。VHDL. quartus ii compile. Correct code is available.
<ecnu> 在 2025-04-24 上传 | 大小:259kb | 下载:0
« 1 2 ... .66 .67 .68 .69 .70 1871.72 .73 .74 .75 .76 ... 4311 »

源码中国 www.ymcn.org