资源列表
[VHDL编程] timeconstraint
说明：VHDL编程中的时序约束问题，有两个PDF文件，讲的很详细，需要的立刻下载-VHDL programming timing constraints, there are two PDF documents, said very detailed, immediately download the<cenvi> 在 2025-03-21 上传 | 大小：308kb | 下载：0
[VHDL编程] MotionEstimation_project_code
说明：Use verilog and VHDL to implement the Motion Estimation function, work as the hardware accelerator.<Ray Luo> 在 2025-03-21 上传 | 大小：308kb | 下载：1
[VHDL编程] afb41325-6770-4395-a6e9-cc248fce9d2c
说明：自己设计的，电子出租车计价器，看看有没有什么问题 -Of their own design, electronic Taximeter see if there is no problem<accounts> 在 2025-03-21 上传 | 大小：308kb | 下载：0
[VHDL编程] usartverilogydm
说明：verilog hdl在FPGA设计中广泛应用，好的程序代码是学习verilog的好帮手-verilog hdl widely used in the FPGA design, a good code is a good helper to learn verilog<翁志能> 在 2025-03-21 上传 | 大小：308kb | 下载：0
[VHDL编程] VHDLtrafficlight
说明：设计一个交通灯，在正常情况下指挥一个十字路口的交通，有红黄绿三种状态，每次绿（红） 灯为三十秒；拥有紧急情况按键，此时相应的道路将一直为绿灯，另一条路则为红灯。 -Design of a traffic light, to commanding a crossroads of traffic under normal circumstances, red yellow and green three states, each gre<陈大伟> 在 2025-03-21 上传 | 大小：309kb | 下载：0
[VHDL编程] Quartus_FPGA_detect
说明：this a simple VHDL code on quartus that can detect a sequence of binary input, this files contain an DE2 pins assignements -this is a simple VHDL code on quartus that can detect a sequence of binary input, this fil<takachy> 在 2025-03-21 上传 | 大小：309kb | 下载：0
[VHDL编程] Ex22_trafficlight
说明：交通指示灯模拟，verilog hdl 语言编写-trafic signals,verilog hdl<yinxiupu> 在 2025-03-21 上传 | 大小：309kb | 下载：0