资源列表
[VHDL编程] jiaotongdeng
说明:用vhdl语言设计了一个交通灯实验 包含了十字路*通灯的转换-Vhdl language designed by a traffic light intersection experiment includes the conversion of traffic lights<lili> 在 2025-03-18 上传 | 大小:322kb | 下载:0
[VHDL编程] ADSample_FPGA
说明:开发环境为QuartusII。这是AD采样的verilog代码部分,在FPGA上硬件实现AD采样的一部分功能-Development environment for the QuartusII. This is the verilog code for part of the AD sample, the FPGA hardware on the part of the function AD sampling<henry> 在 2025-03-18 上传 | 大小:322kb | 下载:1
[VHDL编程] uartverilog
说明:RS232接口,有接收器和发送器和分频器,有详细说明-RS232 interface, a receiver and transmitter and the divider, a detailed descr iption<乘凉> 在 2025-03-18 上传 | 大小:322kb | 下载:0
[VHDL编程] AlteraFPGACycloneDemo1LampsSequencer
说明:Example shows how to program Altera FPGA Cyclone Family using VHDL Programming Language<r0x0r0xff> 在 2025-03-18 上传 | 大小:322kb | 下载:0
[VHDL编程] AD
说明:在Quartus环境下,VHDL语言的一个AD转换程序,即128k采样速率的模数转换-Quartus environment, the VHDL language, one of the AD conversion, 128k sampling rate analog to digital conversion<voldemortqq> 在 2025-03-18 上传 | 大小:322kb | 下载:0
[VHDL编程] 03-NEC_2003_C
说明:移相信号发生器(2003年C题),verilog源程序,-Phase shift generator Problem C (2003), Verilog source code,<艾米丽> 在 2025-03-18 上传 | 大小:322kb | 下载:0
[VHDL编程] autoseller
说明:autoseller machine is the main function of the code with the language of verilog. it is accomplished with the state machine.<LI> 在 2025-03-18 上传 | 大小:322kb | 下载:0