[VHDL编程] jtag.tar

说明：
<dc> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] Released-FPGA-CODE-AD9289-RevD

说明：AD9289的控制 使用Verilog语言-AD9289 control using the Verilog language
<徐凯> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] UART

说明：串口实验，很好用，我还有verilog HDL VHDL CPLD EPM1270 源代码-Serial experiments, very good, and I still have the source code verilog HDLVHDL CPLDEPM1270
<韩思贤> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] caiyang

说明：种用FPGA 实现对高速A/ D 转换芯片的控制电路,系统以MAX125 为例,详细介绍了含有FIFO 存储器的A/ D 采样控制电路的设计方法,并给出了A/D 采样控制电路的V HDL 源程序和整个采样存储的顶层电路原理图.-Species with FPGA to achieve high-speed A/D conversion chip control circuit, the system as an example to M
<于银> 在 2025-03-16 上传 | 大小：331kb | 下载：1

[VHDL编程] DDR_SDRAM

说明：DDR——SDRAM学习资料，DDR——SDRAM学习资料-DDR- SDRAM learning materials, DDR- SDRAM learning materials
<ytqcom> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] exp5_clock

说明：VHDL语言编写的数字钟 具有清零、暂停、调整时间等功能-VHDL language of the digital clock has a clear, pause, adjust the time function
<王沙沙> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] MC8051

说明：摘要:分析了与标准8051 MCU 兼容的MC8051 IP 核结构原理与设计层次，详细论述了MC8051 IP 核的FPGA 实现与 应用方法。通过试验验证，其性能比标准8051 MCU 高，方便与系统其他模块的集成。在各种嵌入式系统和片上系统 中使用该IP 核具有重要意义。 关键词: 单片机； MC8051； IP 核； FPGA； VHDL-Abstract: This paper is compatible with
<xing> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] chap5_voter5

说明：FPGA学习资料-VHDL语言实现的表决器-FPGA-VHDL language learning materials in the voting machine
<zeven> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] color_converter_latest.tar

说明：The main purpose of the core is a color transform tasks such as CIE XYZ<->RGB, different RGB<->RGB and RGB<->YCbCr operations. The main part of color conversions from one to another color system conclud
<Ning> 在 2025-03-16 上传 | 大小：331kb | 下载：0

[VHDL编程] Prescaler-to-use-VHDL-design

说明：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设计，包括偶数分频、非 50 占空比和50 占空比的奇数分频、半整数（N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使用的电路，并在 ModelSim 上进行验证。-This paper describes the use of examples prescaler to u
<liufei> 在 2025-03-16 上传 | 大小：332kb | 下载：0

[VHDL编程] 00

说明：利用语言实现状态机数码管显示，适用于初学者学习！-The use of language to achieve a state machine digital display, suitable for beginners to learn!
<jiaopenghui> 在 2025-03-16 上传 | 大小：332kb | 下载：0

[VHDL编程] ezidebug-code

说明：Ezidebug 支持Xilinx，chipscope 寄存器链插入、数据采集和导出、重建testbench和软件仿真验证(Ezidebug supports Xilinx, chipscope register chain insertion, data acquisition and export, reconstruction of testbench and software simulation verification)
<vickbupt > 在 2025-03-16 上传 | 大小：332kb | 下载：0