[VHDL编程] demo9-vgaout1

说明：一段VGA实验，适合初学者学习使用，非常实用，但如果要编写复杂图像显示，自己就需要再看些-A VGA test, suitable for beginners to learn to use, very practical, but if you want to write complex image display, and that they need to look more
<xiaoliu> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] 1

说明：微机原理与接口技术实验 交通灯 8255 8259 8253-Microcomputer Principle and Interface Technology Experiment traffic lights 825582598253
<赵超群> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] alarm-clock

说明：Final project datasheet for alarm clock
<YUHAN YAO> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] Verilog_fd

说明：verilog教程 PPt格式 简单明了 想学的-PPt format simple verilog tutorial to learn to see
<赵玉祥> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] clock

说明：多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能多功能数字时钟 可报时 调整时间-Multi-functional digital clock timekeeping adjustment time
<yuhui> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] tongyong

说明：通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数据写入DR[1..0]指定的寄存器。-General-purpose register group has a write port, when DRWr = 1 when the clk rising edge of the clock on the data bus write data DR [1 .. 0] specify the registe
<happy_tian> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] si_xi_fen

说明：Quartus环境下，用verilog ＨＤＬ写的光电码盘的四细分程序，用于获得转向和转速-Quartus environment, use verilog HDL write light code disc four segmentation procedure, are used to obtain steering and speed
<> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] shumaguan

说明：四个数码管静态显示，且让数码管循环显示0到F-Four digital tube static display and digital control loop 0 to F
<huan> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] hmjieshou

说明：通过使用fpga的串口来实现汉明码的接收并可以成功进行解码-Hamming receiver using fpga serial port and can successfully decode
<武鹏> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] Altera_Quartus_SPI

说明：SPI on Quartus Altera witn testbensh simulation
<djawad> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] SPI_on-quartus

说明：spi master code for fpga quartus altera
<djawad> 在 2025-03-15 上传 | 大小：347kb | 下载：0

[VHDL编程] SPI-verilog

说明：spi master code for fpga quartus altera
<djawad> 在 2025-03-15 上传 | 大小：347kb | 下载：0