[VHDL编程] watch

说明：一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。 （2） 顺计时：初始值为00.0S，通过键盘实现开始计时和结束计时功能。计时结束后，显示记录的时间。 （3
<YUJIAN.XU> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] shopping

说明：利用vhdl编写的商店的模型程序，调试通过，可以正常模拟，欢迎大家使用-Prepared by the use of VHDL procedures store model, debugging is passed, can the normal simulation, welcome to use
<0508140110> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] uartvhdl

说明：VHDL语言实现的UART IP核，比较实用-VHDL language to achieve the UART IP core, more practical
<蔡飞> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] lcdtest

说明：本实例是学习fpga的入门程序 希望大家喜欢-This example is the study of entry procedures fpga hope you like
<fenneile> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] CFO_Correction

说明：载波频率同步Verilog程序 基于xilinx ise 实现-Carrier frequency synchronization Verilog program is based on xilinx ise to achieve
<sunk> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] shudian

说明：数字钟相关程序，能实现时间的自动跳动，还能改动时间，整点报时-Digital clock-related procedures, to achieve the automatic beating of time, but also changes in time, the whole point timekeeping
<meng> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] CPLD_TEST

说明：LED显示屏动态显示的测试程序，驱动用2个74LS138构成4-16译码器，采用1/16扫描方式。-LED display shows the dynamic test procedure, the driver constitute 4-16 with two 74LS138 decoder, the 1/16 scan mode.
<cdh> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] CPLD_stepper_motor

说明：用CPLD控制简单的步进电机，有源码和仿真文件。-Simple to use CPLD stepper motor control, with source code and simulation files.
<kele> 在 2025-03-09 上传 | 大小：403kb | 下载：0

[VHDL编程] test-led

说明：流水灯程序，利用了VHDL，虽然程序比较简短，但是，用的还是比较经典的-Light water program, the use of VHDL, although the procedure is relatively short, but with quite classic
<likun> 在 2025-03-09 上传 | 大小：404kb | 下载：0

[VHDL编程] FIFO_TEST

说明：XILINX FIFO IP核测试程序，已经通过测试，方便可用-XILINX FIFO IPcore testbench
<飞草> 在 2025-03-09 上传 | 大小：404kb | 下载：0

[VHDL编程] moshijishu

说明：FPGA基础代码，模10计数器，可实现加计数-FPGA code base mold 10 counters, counting can be achieved
<杜飞飞> 在 2025-03-09 上传 | 大小：404kb | 下载：0

[VHDL编程] 定点乘法器设计

说明：讲解FPGA逻辑设计的乘法器设计方法，优化逻辑资源(Explain the multiplier design method of FPGA logic design and optimize logic resource)
<小雷tongzhi > 在 2025-03-09 上传 | 大小：404kb | 下载：0