[VHDL编程] dds_easy

说明：直接频率合成DDS模块的ise工程，可以直接下载，在Spartan3/Spartan3E上验证通过。该DDS模块可以产生双通道的不同频率的正弦波，也可以产生同频的任意相位差的相移波形。本模块累加器位数为32位，可以产生12位相位精度12位量化精度的正弦波。该设计例化一个Block Ram，为节省储存空间仅需要储存1/4周期的数据。根据需要，可以重新修改数据，改变波形。-DDS direct frequency synthesizer m
<郭先生> 在 2025-03-04 上传 | 大小：460kb | 下载：0

[VHDL编程] Admittance_Relay

说明：This zip file contains the admittance relay using verilog HDL in XSE 9.2i environment-This zip file contains the admittance relay using verilog HDL in XSE 9.2i environment
<Jaganathan> 在 2025-03-04 上传 | 大小：460kb | 下载：0

[VHDL编程] iir

说明：IIR50HZ的数字陷波器的FPGA实现-IIR50HZ digital notch filter implementation in FPGA
<kudding> 在 2025-03-04 上传 | 大小：460kb | 下载：0

[VHDL编程] CPLD-FPGA-project-doesnt-fit

说明：CPLD/FPGA编译时提示“project doesn t fit! do you wish to override some existing settings and/or assignments？解决方法-CPLD/FPGA编译时提示“project doesn t fit! do you wish to override some existing settings and/or assignments？”
<李文强> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] CPUwithout-cache

说明：5级流水无cache,CPU实验，是学习VHDL的好资料，对于了解CPU很有帮助！-5-stage pipeline without cache, CPU test, is learning VHDL good information, very helpful for understanding the CPU!
<张洋> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] maxII_spi

说明：MAXII SPI interface with testbench
<xornonop> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] wtut_vhd

说明：spartan 3E 1600开发板的秒表计时器源程序，VHDL语言-source code of timer on spartan 3E1600 development board in VHDL
<zhangjianghan> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] RS232_COMPLETE

说明：Communication RS232 between Hyperterminal PC to FPGA Spartan 3E
<MarceloBG> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] dianziqin

说明：主要是基于FPGA的小实验，关于电子琴的设计和相关资料还有代码，具有一定的参考价值-FPGA-based experiment has certain reference value, keyboard design and data as well as code
<宋晨> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] Intro-VHDL-3-part1

说明：intro VHDL part 3 section 1, electronic enginering
<Volta> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] priority_decoder

说明：Verilog Code for priority decoder
<gotu0000> 在 2025-03-04 上传 | 大小：461kb | 下载：0

[VHDL编程] DDC中的抽取滤波器设计及FPGA实现

说明：本文对下变频模块中抽取滤波进行了详细的分析，并详细阐述了其FPGA的实现过程和方法(In this paper, the decimation filtering in the down conversion module is analyzed in detail, and the realization process and method of FPGA are discussed in detail)
<davidbmd > 在 2025-03-04 上传 | 大小：461kb | 下载：0