[VHDL编程] VHDL

说明：VHDL课件，教程。英文版。introduction，language，hardware design。-VHDL courseware, Lecture notes. English. introduction, language, hardware design.
<车雪蓉> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] spi_controller

说明：SPI控制器，基于VERILOG描述，分模块设计，共6个模块，时钟产生模块，移位模块，主模块，从模块，定义模块，顶层模块。-SPI controller, based on the VERILOG descr iption, sub-module design, a total of six modules, clock generation module, shift module, main module, from the mod
<Liuhuan> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] frequencimetro

说明：Frequencimetro digital
<gabryel> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] computer

说明：基于FPGA与电脑的串口通信！开发语言是verilog!-Based on the FPGA and computer serial port communication!
<lpp0900320123> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] 01.PmodAD1

说明：adc转换状态机演示程序 xilinx FPGA-the adc conversion state machine demonstration program xilinx FPGA
<李东方> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] pingpangqiu

说明：使用vhdl语言设计的乒乓球比赛游戏机，一个由甲乙双方参赛，有裁判的三人乒乓球游戏机。用8个发光二极管代表乒乓球台，中间两个发光二极管兼做乒乓球网，两边各代表参赛双方的位置，用点亮二极管按照一定方向移动来表示球的运动。在游戏机的两侧各设置两个开关，一个是发球开关（af，bf），另一个是击球开关（aj，bj）。甲乙二人按乒乓球比赛的规则来操作开关。 点亮，代表乒乓球在移动。比赛一直进行到一方几分为11分，该局结束，记分牌清零，可以开始
<陈小龙> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] test_uart

说明：基于FPGA的串口通信实验,能将PC发给FPGA的信息原样返回给PC机-FPGA-based serial communication experiment, the information sent to the FPGA can PC as it returns to the PC
<猫子> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] Lab3

说明：A Combinationa Divider Design in VHDL -- homework in ASIC & FPGA Design cla-A Combinationa Divider Design in VHDL-- homework in ASIC & FPGA Design class
<rusty> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] Eight-cpu-design

说明：单元电路的设计和元器件的选择 运算部件的设计 寄存器组的设计 指令寄存器的设计 程序计数器电路的设计 地址寄存器电路的设计 数据寄存器的设计 时序系统的设计 程序存储器的设计 输出寄存器的设计 微指令译码器的设计 微程序控制电路的设计 系统电路总图及原理 -Microinstruction translation
<直树> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] VHDL_CAIDENG

说明：基于altera de2的流水灯循环程序，使用VHDL编写。-Based on a de2 Lantern cycle, use of VHDL
<钟小洲> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] myuart

说明：使用verilog语言编写的异步串口模块，带有16级深的FIFO，它与DSP28335的SCI相似，可以帮助初学者更快地理解FPGA和DSP的硬件结构和编程思路-Use verilog language of asynchronous serial port module, FIFO with deep level 16, it was similar with DSP28335 SCI, can help beginners to u
<夏小保> 在 2025-03-01 上传 | 大小：481kb | 下载：0

[VHDL编程] SobelEdgeDetection

说明：Sobel Edge Detection Algorithm in VHDL
<Angelos> 在 2025-03-01 上传 | 大小：481kb | 下载：1