资源列表

« 1 2 ... .76 .77 .78 .79 .80 1381.82 .83 .84 .85 .86 ... 4311 »

[VHDL编程key

说明:在和众达SEED-XDTK平台上,基于XC4Vsx25的按键扫描驱动程序。-In and Jones SEED-XDTK platform, based on the key scan XC4Vsx25 driver.
<hechao> 在 2025-02-28 上传 | 大小:501kb | 下载:0

[VHDL编程IDE_FPGA

说明:用FPGA实现IDE控制器功能,带代码和仿真文件-IDE controller functions with the FPGA implementation, with code and simulation files
<wangke> 在 2025-02-28 上传 | 大小:501kb | 下载:0

[VHDL编程trafic

说明:主要介绍交通灯的设计 对初学者做实例练习很有用 -Traffic Light Design
<yang> 在 2025-02-28 上传 | 大小:501kb | 下载:0

[VHDL编程cronometro

说明:stopwatch, tested on spartan 3 fpga
<Omar Pont> 在 2025-02-28 上传 | 大小:501kb | 下载:0

[VHDL编程chufaqi

说明:EDA课程设计,实现带符号五位除法器,包含所有源代码及课设报告。-EDA program design, implementation, signed five divider, includes all source code and class design report.
<> 在 2025-02-28 上传 | 大小:501kb | 下载:0

[VHDL编程VHDL_counter

说明:实验要求:用VHDL语言设计一个16进制加减计数器,计数方向可以由外界输入信号控制,带有清零和置位,输出除了包括计数值外还应包括进位和借位。-Design a VHDL counter
<马路> 在 2025-02-28 上传 | 大小:501kb | 下载:0

[VHDL编程t400u_latest.tar

说明:The T400u controller is an implementation of National s 4-bit COP400 microcontroller family architecture. It is intended to be used as a replacement for the original chip in SOCs recreating legacy systems. Its final
<ke> 在 2025-02-28 上传 | 大小:502kb | 下载:0

[VHDL编程DS18B20

说明:DS18B20温度传感器驱动的编写,并用三位数码管显示所测的温度,精度高的verilog程序-DS18B20 temperature sensor driven preparation and three digital display of the measured temperature, high precision Verilog program
<lsw> 在 2025-02-28 上传 | 大小:502kb | 下载:0

[VHDL编程mini_aes_latest.tar

说明:It is minimal version of AES verilog implementation. It is really simple and easy to understaning.. works well manual included. Enjoy!
<Ho Joon Lee> 在 2025-02-28 上传 | 大小:502kb | 下载:0

[VHDL编程I2C

说明:该功能实现了I2C总线 我们实现了主要功能 可以说我们的功能很好-it is project achieves I2C bus
<lyy> 在 2025-02-28 上传 | 大小:501kb | 下载:0

[VHDL编程MUSIC

说明:verilog实现xilinx的音乐播放(使用蜂鸣器)-xilinx verilog realize music player (with buzzer)
<王坤> 在 2025-02-28 上传 | 大小:502kb | 下载:0

[VHDL编程UART_FPGA

说明:可以多波特率设置,奇偶校验可以设置,verilog编写,经过调试成功的串口模块-Baud rate settings can be more, parity can be set, verilog written after the successful commissioning of the serial module
<flywei784> 在 2025-02-28 上传 | 大小:502kb | 下载:0
« 1 2 ... .76 .77 .78 .79 .80 1381.82 .83 .84 .85 .86 ... 4311 »

源码中国 www.ymcn.org