[VHDL编程] WCE

说明：up down countr with 7 segment display for spartan boards withreset and enable
<wafie> 在 2025-02-26 上传 | 大小：553kb | 下载：0

[VHDL编程] armledctl

说明：EPM240+IS61LV1024+VERILOG实现LED显示控制,1红+1绿,1280*512,与AT91SAM7S64接口-EPM240+ IS61LV1024+ VERILOG to achieve LED display control, 1 red+ 1 green, and 1280* 512, and AT91SAM7S64 Interface
<刘聪> 在 2025-02-26 上传 | 大小：553kb | 下载：0

[VHDL编程] dff_as

说明：HDL example source code 1/5 dff_as
<> 在 2025-02-26 上传 | 大小：553kb | 下载：0

[VHDL编程] VHDL

说明：VHDL和数字电路设计课程实验指导，内容丰富-VHDL and digital circuit design course experiment guide, rich in content
<杨毅刚> 在 2025-02-26 上传 | 大小：553kb | 下载：0

[VHDL编程] DDS_8b_zy_02

说明：该程序实现FPGA实现DDS功能，配合单片机控制可实现正弦波输出。以及配合外围电路改变DA参考电压，可实现输出电压可调。-FPGA implementation of the program to achieve DDS functions, control can be achieved with sine wave output of the microcontroller. Changes in the external circ
<yang> 在 2025-02-26 上传 | 大小：553kb | 下载：0

[VHDL编程] upf.v1.0

说明：Unified Power Format Standard
<steven chen> 在 2025-02-26 上传 | 大小：553kb | 下载：0

[VHDL编程] Project-Final-Requirements

说明：that a VHDL code with comparison between CLA and CRA adders modlism project
<guctiida> 在 2025-02-26 上传 | 大小：553kb | 下载：0

[VHDL编程] Four-adder-of-subtracter

说明：在max+plus II 的环境下设计4位全加器数字电路 使用vhdl语言，进行设计数字电路的RTL级电路 -Four full adder digital circuit design environment, max+ plus II RTL-level circuit, digital circuit design using vhdl language
<东方不败> 在 2025-02-26 上传 | 大小：554kb | 下载：0

[VHDL编程] batch-26.rar

说明：IMPLEMENTATION OF SOME VHDL AND VERILOG PROGRAM IN FPGA.,IMPLEMENTATION OF SOME VHDL AND VERILOG PROGRAM IN FPGA.
<sugu> 在 2025-02-26 上传 | 大小：554kb | 下载：0

[VHDL编程] Experiment02

说明：闪耀灯和流水灯,闪耀频率是指一个LED开和关的周期时间。实验二中的flash_module所制定的输出如 上。-Sparkling lights and water lights, LED flashing frequency is an on and off cycle time. Experiment II enacted in flash_module output above.
<吴明美> 在 2025-02-26 上传 | 大小：554kb | 下载：0

[VHDL编程] 3_first_event_detector

说明：本代码实现智力抢答器的功能，采用VHDL语言。全部实现过程全在文件里面，结构清晰，思想明了。-This code realization of intelligence responder function, using VHDL language. The whole implementation process full in files, clear structure, clear thinking.
<张天健> 在 2025-02-26 上传 | 大小：554kb | 下载：0

[VHDL编程] uart_io_test

说明：verilog中UART的PC通信协议,看过的人都说好，已经验证正确性，很不错的代码。-verilog in the PC UART communication protocols, seen people say well, has verified the accuracy, very good code.
<小璐璐> 在 2025-02-26 上传 | 大小：554kb | 下载：0