[VHDL编程] ml50x_schematics

说明：xilinx公司的virtex-5开发板原理图 需要的可以下载看一下 希望对你有帮助-xilinx company virtex-5 development board schematics can download look you want to help
<王二> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] cpld

说明：一个关于4CAN卡的硬件程序,用VHDL编写.就是4路CAN总线-4CAN card on the hardware procedures, prepared by VHDL. Is 4 CAN BUS
<徐> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] vhdl00023kejian

说明：VHDL课件 张建老师的精彩课件讲述了，中国著名的嵌入式开发人 -VHDL courseware courseware wonderful teacher Zhang Jian told China s well-known embedded development people
<TONMy> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] fpgatongxin

说明：是fpga和单片机的通信方案，双向的数据传出！-Is a single-chip fpga and communications programs, two-way data reports!
<张宏伟> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] counter8

说明：VHDL 8bit counter 可以进行8bit 计算，有fast slow两种模式-VHDL 8bit counter can be 8bit value, there are two modes of fast slow
<wwwss> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] AutoWashing

说明：基于verilog-hdl的洗衣机自动控制电路，经下载仿真测试通过 附带时钟分频器-Verilog-hdl-based automatic control circuit of the washing machine, after download the simulation test
<潘萌> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] counter_12

说明：使用VHDL语言编写的十二进制计数器，有异步清零、同步置数的功能、-Using the VHDL language of the 10 binary counter, there are asynchronous clears, synchronous set the number of functions,
<liwx> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] vga_22_8_11

说明：verilog vga display
<jagadesh> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] plj

说明：VHDL数字频率计，完整的源程序，分好模块，易于读懂，下载可用-VHDL digital frequency meter
<陈> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] FPGA_uart

说明：FPGA实现UART功能，代码描述很清楚，对于学习FPGA通信的学员有很大帮助。-FPGA UART functions, the code is very clear descr iption of great help to students for learning FPGA communication.
<王网> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] Traffic_Light

说明：FPGA模拟实现的交通灯控制系统，语言为Verilog，环境为QurtursII，默认情况下按预先设定的时间进行倒计时，支持人工控制模式让某一方向信号灯常亮。信号灯采用LED代替-The FPGA simulation realization of traffic light control system, language, Verilog, environment QurtursII, default preset time cou
<wicoboy> 在 2025-02-25 上传 | 大小：610kb | 下载：0

[VHDL编程] risc8_cpu_verilog

说明：该实例设计的RSIC-CPU总线结构采用数据线（8位）和指令线（12位）独立分离的哈弗结构，把存储寄存器RAM当做寄存器来寻址使用以方便编程。-The example design of RISC-CPU bus architecture uses a data line (8) and command line (12) is separated with the Harvard architecture, the storage r
<荣志强> 在 2025-02-25 上传 | 大小：611kb | 下载：0