[VHDL编程] myshizhong

说明：该程序实现一个数字钟，带调整时间功能，在调整时间时，对应的位置闪烁显示。 CLR 为清零端，该键为‘1’时，时钟显示”000000“； EN 计数使能端，该键为‘1’时，时钟停止； MODE 模式选择按钮，在4种模式下循环：正常-小时调整-分调整-秒调整。 INC 调整时间按钮，该键为‘1’时，对应位置加1；-The program realization of a digital clock, adjust the t
<李东> 在 2025-02-23 上传 | 大小：673kb | 下载：0

[VHDL编程] preseniorcode

说明：it is used to find traffic
<arunkumar> 在 2025-02-23 上传 | 大小：674kb | 下载：0

[VHDL编程] cepin

说明：本频率计具有测周、测频、测量占空比等基本功能，能自动换档-The frequency meter has a measurement weeks, measuring frequency, measuring the basic functions of duty cycle, etc., can automatic transmission
<唐光敏> 在 2025-02-23 上传 | 大小：674kb | 下载：0

[VHDL编程] ethernet_tri_mode.rel-1-0.tar

说明：ethernet mac verilog code.eth 10 100 1000mb/s
<amir> 在 2025-02-23 上传 | 大小：674kb | 下载：0

[VHDL编程] clock

说明：一个可调时间的时钟，包括分频器，时分秒显示，数码管驱动-An adjustable time clock, including the divider, when minutes and seconds display, the digital control-driven
<刘月> 在 2025-02-23 上传 | 大小：674kb | 下载：0

[VHDL编程] inputoutput_textio

说明：关于VHDL读取文件的testbench编写的ppt介绍，挺有用的-testbench for text_io,it is very useful,isn t it.testbench for text_io,it is very useful,isn t it.
<帅哥新> 在 2025-02-23 上传 | 大小：673kb | 下载：0

[VHDL编程] VHDLguoliangjiance

说明：过零检测，输出部分有整数部分和偏移部分组成-Zero-crossing detection, the output part of the integer part and offset a part
<liutao> 在 2025-02-23 上传 | 大小：673kb | 下载：0

[VHDL编程] Filter

说明：利用matlab设计高效滤波器的实例课件，非常适合初学者使用-Efficient filter design using matlab examples of courseware, very suitable for beginners
<新一> 在 2025-02-23 上传 | 大小：673kb | 下载：0

[VHDL编程] ScatterGatherDMA

说明：一个实现Scatter-Gather DMA传输的例子，可以在Quartus下编译通过，主要使用了SOPC方法，附有软件和对不同芯片的支持。-An implementation of the Scatter-Gather DMA transfer example, can be compiled by the Quartus, SOPC main method used, with software and support for di
<刘渔舟> 在 2025-02-23 上传 | 大小：673kb | 下载：0

[VHDL编程] light

说明：城市十字交叉路口红绿灯控制系统主要负责控制东西走向和南北走向的红绿灯的状态和转换顺序，关键是各个状态之间的转换和进行适当的时间延时，基于以上考虑，采用如下设计： (1)当东西走向的绿灯亮时，南北走向的红灯亮，并保持25S (2)当东西走向的绿、黄灯亮时，南北走向的红灯亮，并保持5S (3)当东西走向的红灯亮时，南北走向的绿灯亮，并保持15S (4)当东西走向的红灯亮时，南北走向的绿、黄灯亮，并保持5S (5)最后又回
<沈桑霞> 在 2025-02-23 上传 | 大小：674kb | 下载：0

[VHDL编程] code_lock

说明：本程序是基于vhdl的4位电子密码锁设计，能够预先设置、修改密码，密码输入错误、超时报警！-This procedure is based on the 4-bit vhdl electronic locks designed to pre-set, change thess paword, the password input error, timeout alarm!
<张东林> 在 2025-02-23 上传 | 大小：674kb | 下载：0

[VHDL编程] CLK_DIV_IP_packager

说明：Vivado IP packager的实例。Vivado版本2014.2，使用Verilog语言对一个分频程序打包。-Examples of Vivado IP packager. Vivado version 2014.2, using the Verilog language for a division of the program package.
<LIU-Jianlinag> 在 2025-02-23 上传 | 大小：674kb | 下载：0