[VHDL编程] 200710122171387979

说明：此源码为线性相位滤波的vhdl源码和设计心得体会，理论分析和工程实践总结相结合，有很大的参考价值-This source for the linear phase filter VHDL source code and design experiences, theoretical analysis and summary of the combination of engineering practice, has a great r
<骆军> 在 2025-04-24 上传 | 大小：720kb | 下载：0

[VHDL编程] A8255

说明：8255的vhdl代码，在Quartus II环境下开发的。-8255 of the VHDL code in Quartus II development environment.
<魏杰> 在 2025-04-24 上传 | 大小：720kb | 下载：0

[VHDL编程] PWM_control_motor

说明：This a project about PWM. Application in motor speed control-This is a project about PWM. Application in motor speed control
<nguyen hung> 在 2025-04-24 上传 | 大小：720kb | 下载：0

[VHDL编程] Parallel_Transmitter_Ziv_and_Effy_Final

说明：A project in VHDL for Parallel Transmitter
<oleg> 在 2025-04-24 上传 | 大小：721kb | 下载：0

[VHDL编程] FPGACPLDicsetup

说明：这个是快速设置fpga和cpld的方法和注意的事项，比较有用，学习fpga和cpld的朋友可以看一看。-this is a setup for fpga and cpld.
<杨葱头> 在 2025-04-24 上传 | 大小：720kb | 下载：0

[VHDL编程] dds

说明：采用 DDS技术 ,利用 FPGA 芯片来实现以 DDS模块为核心的正弦波形产生系统 的形成过程-Using DDS technology, the use of FPGA chips to achieve the core module DDS sine wave-shaped formation process of generating system
<weiwenty> 在 2025-04-24 上传 | 大小：720kb | 下载：0

[VHDL编程] altera_up_avalon_vga

说明：VGA altera官方例程Verilog代码 详细说明很好很实用-VGA altera detailed descr iption of the official routine Verilog code for a very good very practical
<柳春青> 在 2025-04-24 上传 | 大小：720kb | 下载：0

[VHDL编程] EDA

说明：ADC0809采样控制电路的实现以及在EDA实验箱上的具体要求操作-ADC0809 sampling control circuit and EDA to achieve the specific requirements of experimental operations on the box
<李柏睿> 在 2025-04-24 上传 | 大小：721kb | 下载：0

[VHDL编程] petrone_thesis

说明：ADAPTIVE  FILTER  ARCHITECTURES  FOR  FPGA  IMPLEMENTATION  By  JOSEPH  PETRONE 
<Tolya> 在 2025-04-24 上传 | 大小：721kb | 下载：0

[VHDL编程] 5

说明：74HC164是高速硅门 CMOS 器件，8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。数据通过两个输入端（DSA 或 DSB）之一串行输入，任一输入端可以用作高电平使能端，控制另一输入端的数据输入。利用HC164串入并出功能，控制数码管的显示 -74HC164 is a high speed silicon gate CMOS devices,8edge triggered a shift register, serial
<朱鹏> 在 2025-04-24 上传 | 大小：721kb | 下载：0

[VHDL编程] verilog-calculator

说明：基于verilog的计算器，实现简单的加减乘的运算，并有退格键和清零键-verilog calculator
<fsr> 在 2025-04-24 上传 | 大小：721kb | 下载：0

[VHDL编程] at7_ex03

说明：使用FPGA内部的PLL产生时钟，计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
<24fh> 在 2025-04-24 上传 | 大小：721kb | 下载：0