[VHDL编程] 2Dfft

说明：VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus networ
<李成> 在 2025-04-25 上传 | 大小：765kb | 下载：0

[VHDL编程] Verilog-HDL

说明：本CD-ROM包括《Verilog-HDL实践与应用系统设计》一书中的全部例子，这些例子全部通过了验证。第七章以后的设计实例，不仅有Verilog-HDL的例子，也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。 -the CD-ROM include "Verilog-HDL Practice and Application System Design," a book the whol
<东子> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] xu

说明：序列发生器,产生一个8位序列号,序列码可自定义修改,还有一个序列检测器 -Sequence generator, producing an 8-bit serial number, serial code can be customized to amend, there is a sequence detector
<郭明> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] OpenRisc

说明：开源软核处理器OpenRisc的SOPC设计
<邓宜宾> 在 2025-04-25 上传 | 大小：765kb | 下载：0

[VHDL编程] 4646413214

说明：用32位NiosII处理器实现RS232通信，可以给初学者一个借鉴。-NiosII with 32-bit processors to achieve RS232 communication, can give a reference for beginners.
<王磊> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] DDS

说明：DDS信号发生器，利用VHDL实现，可根据频率控制字的改变输出不同频率的信号，最高可到达10MBPS-DDS signal generator, the use of VHDL realization of frequency control word in accordance with changes in output signals of different frequencies, the maximum arrival 10
<陈宇> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] chipscope_pro_siotk_10_1_ug213

说明：XILINX赛灵斯chipscope_pro_siotk_10_1_ug213使用手册，讲得挺详细的。-the introduction of XILINX chipscope
<张扬> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] 123

说明：设计一个MCU小系统，实现数据比较的功能，自己设计汇编代码-MCU design a small system, data comparison functions, design their own assembly code
<yingxiong> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] elevator

说明：六层电梯控制，与实际电梯的运行逻辑一致，开门后5s自动关门（注：无快速关门和开门功能）-Six-story elevator control, consistent with the actual logic of operation of the elevator opened the door automatically closed (Note: No quick closing and opening function 5s)
<樊旭> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] mimasuo

说明：FPGA电子密码锁，基于VHDL编程语言，可实现报警等功能，方便实用。-FPGA electronic locks, VHDL-based programming language, can be realized the alarm function, convenient and practical.
<卫龙龙> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] dongmiaobiao55

说明：基于FPGA的verilog语言描述和数码管显示时钟，并可以通过按键调节时间。-Clock verilog language to describe and FPGA-based digital tube display and buttons to adjust the time.
<xiaotian> 在 2025-04-25 上传 | 大小：766kb | 下载：0

[VHDL编程] ml40x_vid_demo_v3.1_release

说明：xilinx ml40x demo 配置文件- the demo configuration of xilinx ml40x
<paul> 在 2025-04-25 上传 | 大小：766kb | 下载：0