[VHDL编程] I2C_test

说明：FPGA EP2C5Q288C8 I2C 原码,测试OK 打开即用.-FPGA EP2C5Q288C8 I2C original code, test that is used to open OK.
<kenychen> 在 2025-04-25 上传 | 大小：812kb | 下载：0

[VHDL编程] vhdl-Algorithm-Hard-wired-logic

说明：大型数字系统设计中，vhdl中从算法到硬线逻辑实现的教程-Large-scale digital system design, vhdl from hard-wired logic algorithm to realize the Tutorial
<王辉> 在 2025-04-25 上传 | 大小：811kb | 下载：0

[VHDL编程] VHDLwrkshp

说明：Workshop vhdl code from Esperan
<dyx> 在 2025-04-25 上传 | 大小：812kb | 下载：0

[VHDL编程] 910201

说明：使用SOPC Builder 快速建立 Embedded System-SOPC Builder to quickly create the use of Embedded System
<陳彥丞> 在 2025-04-25 上传 | 大小：811kb | 下载：0

[VHDL编程] FPGAebook

说明：FPGA入门级的教程，夏老师的，讲解比较清楚，-FPGA entry-level tutorials, summer teacher to explain more clearly, He He
<wenjiefeng> 在 2025-04-25 上传 | 大小：811kb | 下载：0

[VHDL编程] Verilog

说明：一本很不错的关于讲解verilog的书籍，作者为夏宇闻-A very good book on explaining verilog, author Xia Yu Wen
<*飞> 在 2025-04-25 上传 | 大小：811kb | 下载：0

[VHDL编程] FPGA

说明：FPGA 步进驱动模块的开发设计 适合技术开发参考-The development of FPGA design stepper drive module reference for technology development
<柴继奎> 在 2025-04-25 上传 | 大小：812kb | 下载：0

[VHDL编程] VHDL-Xilinx-ISE-a-ModelSim

说明：VHDL上机手册（基于Xilinx ISE & ModelSim）-VHDL-on manual (based on the Xilinx ISE & ModelSim)
<l> 在 2025-04-25 上传 | 大小：812kb | 下载：0

[VHDL编程] Lab_01_demux

说明：ITS THE DEMUX OF 4 BIT WRITTEN IN VHDL BASED ON DIGILENT XYLINX 14.2
<asad > 在 2025-04-25 上传 | 大小：812kb | 下载：0

[VHDL编程] altera-usb-blaster--win7

说明：usb blaster驱动，FPGA下载器的驱动程序，本人亲测win7可以使用，xp更没的说-usb blaster driver, FPGA download device drivers, I can use win7 pro-test, but did not say xp
<JX> 在 2025-04-25 上传 | 大小：812kb | 下载：0

[VHDL编程] qiangdaqi

说明：基本功能： 1. 八路抢答器，同时供8个选手参赛，编号分别为1到8。每位选手用一个答题按钮和LED灯，选手按下时其灯亮。 2. 给主持人一个控制开关，实现系统的复位、抢答开始和分数清零。 3. 具有数据锁存和显示功能。抢答开始后，如果有选手按下了抢答按钮，其编号立即锁存并显示在LCD液晶显示屏上。此外，禁止其他选手再次抢答。选手的编号一直会保存，直到主持人清除。 -Basic features: 1. Eight Res
<范鹏> 在 2025-04-25 上传 | 大小：812kb | 下载：0

[VHDL编程] qnr_verilog

说明：量化取整QNR内部主要包括一个divider模块及产生数据输出有效和循环结果到最近整数的电路，包含仿真结果图。-Rounding quantization internal QNR includes a divider module and generates data output valid and circulating the results to the nearest integer circuit, including t
<荣志强> 在 2025-04-25 上传 | 大小：813kb | 下载：0