[VHDL编程] fifo

说明：很多关于FIFO的文章其实讨论的都是空/满标志的不同算法问题。 在Vijay A. Nebhrajani的《异步FIFO结构》一文中，作者提出了两个关于FIFO空/满标志的算法。 -FIFO FULL/EMPTY Arithmetic
<甘福连> 在 2025-02-12 上传 | 大小：6kb | 下载：0

[VHDL编程] quartus_warning_analysis

说明：Quartus常见警告分析，中英文注释，非常实用的资料。-Quartus warning and errors analysis
<甘福连> 在 2025-02-12 上传 | 大小：12kb | 下载：0

[VHDL编程] QutartusII_compatibility

说明：关于Qutartus II 器件垂直移植（兼容设计）方法-Qutartus II devices on the vertical transfer (compatible design) method
<甘福连> 在 2025-02-12 上传 | 大小：1.09mb | 下载：0

[VHDL编程] Verilog-HDL

说明：《北航常晓明Verilog应用》一书的pdf完整版，是学习Verilog的好书-" Beihang Chang Xiaoming Verilog Applications" pdf full version of the book is a good book to learn Verilog
<甘福连> 在 2025-02-12 上传 | 大小：14.72mb | 下载：0

[VHDL编程] Xilinx_Tutorial

说明：XILINX FPGA TUTORIALS PDF FILE
<甘福连> 在 2025-02-12 上传 | 大小：1.33mb | 下载：0

[VHDL编程] 12334

说明：verilog HDL reference
<Jieming> 在 2025-02-12 上传 | 大小：233kb | 下载：0

[VHDL编程] 8b10b

说明：如题,原始8B10B编码，仿真通过。真麻烦，要说那么多废话-as title
<luojinc> 在 2025-02-12 上传 | 大小：178kb | 下载：0

[VHDL编程] an294_16x16

说明：Verilog编写的16x16的可交叉的CPLD程序,可用在16个VGA入,16个VGA输出-16x16 cross switch CPLD software wrote by verilog which can be used in 16 VGA input , 16 VGA output application
<sam > 在 2025-02-12 上传 | 大小：6kb | 下载：0

[VHDL编程] eeprm

说明：verilog编写的EEPROM代码,包括我们最常用的AT24C02/24C04/24C08/24C16-eeprm is a verilog HDL behavioral model for AT24C02/4/8/16
<sam > 在 2025-02-12 上传 | 大小：2kb | 下载：0

[VHDL编程] Behaviour

说明：这是一个使用VHDL编写的8051的CPLD行为代码,-there are several modules for 8051 MCU wrote by VHDL
<sam > 在 2025-02-12 上传 | 大小：83kb | 下载：0

[VHDL编程] utopia

说明：utopia，system verilog写的CPU测试平台代码-utopia, system verilog code written in CPU test platform
<磊> 在 2025-02-12 上传 | 大小：16kb | 下载：0

[VHDL编程] 10-100-1000Mbps-MAC-DESIGN

说明：
<磊> 在 2025-02-12 上传 | 大小：226kb | 下载：0