[VHDL编程] countdown

说明： Please read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<vishal> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] fenpinqi

说明：用Verilog语言写的三分频电路所需要的代码-Written in third with Verilog code required frequency circuit
<微臣> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] GCD_Calculator

说明：GCD_calculator in verilog
<Moganeshwaran> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] counter_0---to---999

说明：VHDL Counter 0 to 999. Structural programming.
<alonso> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] counter24

说明：在数码管上实现24进制计数，当计数达到23时下一次再来脉冲，计数器归零，同时进位端置一-It is a counter base-24
<杨洋> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] linear-code

说明：线性分组码的matlab 源程序 线性分组码的verilog源程序-linear code matlab/verilog
<周天> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] MII

说明：MII接口编程,用于收发以太网MAC帧的FPGA实现。-MII interface programming, send and receive Ethernet MAC fr a me for the FPGA.
<郑冉> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] counter

说明：simple counter for demonstration purposes
<vlad> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] dmux

说明：simple demultiplexer on 4 bits
<vlad> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] d_flip_flop

说明：d flip flop for demonstration purposes
<vlad> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] 24mod

说明：模24计数器 自己可调成多种计数器 功能强大-24 adjustable mold into a variety of counter counter their powerful
<于润之> 在 2025-02-04 上传 | 大小：3kb | 下载：0

[VHDL编程] vmm_rtl_config

说明：采用vmm rtl config的例子-Examples of using vmm rtl config
<诸葛龙> 在 2025-02-04 上传 | 大小：3kb | 下载：0