资源列表
[VHDL编程] DDSverilogsource
说明:DDS的VERILOG原代码,请大家多支持-DDS of the Verilog source code, please support the U.S. more than<屈开> 在 2025-02-03 上传 | 大小:3kb | 下载:0
[VHDL编程] one_in_four
说明:用CASE语句来设计的四选一电路,大家可以放心使用的,很简单,也很实用,希望能有所帮助.-Using CASE statement to design one circuit of the four elections, we can be assured that use, is simple and practical, hoping to be helpful.<赵正鑫> 在 2025-02-03 上传 | 大小:3kb | 下载:0
[VHDL编程] DE2_SD_Card_Audio
说明:SD卡读取音频数据,由VGA显示。Verilog HDL语言编写,适用DE2实验箱-SD card reader audio data from the VGA display. Verilog HDL language, the application of the experimental box DE2<白雪> 在 2025-02-03 上传 | 大小:3kb | 下载:0
[VHDL编程] 32×4bitRAM
说明: 32×4bit 的RAM设计。VHD语言。能在ISE上仿真。-32 × 4bit the RAM design. VHD language. The simulation in ISE.<张军> 在 2025-02-03 上传 | 大小:3kb | 下载:0
[VHDL编程] RS_5_3_CODEC
说明:用于数据块容错编码校验的芯片的RS编码器设计-Data blocks for fault-tolerant encoding check the RS encoder chip design<李利歌> 在 2025-02-03 上传 | 大小:3kb | 下载:0
[VHDL编程] simple_pic
说明:简单可编程中断控制器,利用定时计数器的中断请求信号输出中断使能控制信号。-Simple Programmable Interrupt Controller, using regular counter interrupt request signal output enable control signal interruption.<李利歌> 在 2025-02-03 上传 | 大小:3kb | 下载:0
[VHDL编程] multiplier
说明:booth乘法器: 16*16有符号乘法器,Booth编码,简单阵列,Ripple Carry Adder-booth multiplier:<chenyi> 在 2025-02-03 上传 | 大小:3kb | 下载:0