[VHDL编程] ADC_AD7366_poll

说明：Module for AD7366 ADC po-Module for AD7366 ADC poll
<Sergey> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC_AD7866_poll

说明：Module for AD7866 ADC po-Module for AD7866 ADC poll
<Sergey> 在 2025-02-02 上传 | 大小：2kb | 下载：1

[VHDL编程] spi_3_wire_master

说明：Module SPI 3 wire master
<Sergey> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] DIVIDER

说明：M进制计数器 verilog code for divider-verilog code for divider verilog code for dividerverilog code for divider
<HP> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] final-project

说明：final project- design processor
<duyphan> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] Part-2

说明：part structure for lab 2
<minh> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] CLK_GEN

说明：Xilinx FPGA时钟倍频电路，使用内部全局时钟、DCM，可参数化。-Clock Generater for Xilinx FPGA
<zhang mr> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA_UART

说明：在Verilog环境下，实现多个串口的功能，支持波特率，数据位，停止位可设。-In Verilog environment, to achieve multiple serial ports, support for baud rate, data bits, stop bits can be set.
<yuanzhl> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] src

说明：同步异步复位、上升沿触发D触发器-Synchronous asynchronous reset, rising edge triggered D flip-flop
<李林> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] vga

说明：用Verilog HDL写的VGA代码，实验板上验证过。-VGA with Verilog HDL code written, breadboard verified.
<Daniel> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] music-by-FPGA

说明：音乐发生器，使用FPGA产生音符，实测通过。-music by FPGA
<phoenix> 在 2025-02-02 上传 | 大小：2kb | 下载：0

[VHDL编程] jtag_slave.4

说明：1.1 Compliant with IEEE 1149.1 1.2 Support mandatory BYPASS, SAMPLE/PRELOAD, EXTEST instructions 1.3 Support user register connection beetween TDI-TDO 1.4 Boundary-scan register consist of cell type BC_1
<scnn86> 在 2025-02-02 上传 | 大小：2kb | 下载：0