[VHDL编程] RGB-to-yuv422

说明：verilog语言写的视频数据处理相关的代码。实现功能为将RGB数据转化为BT656数据。-verilog language to write video data processing related to the code. Functions for the RGB data into the BT656 data.
<张旭辉> 在 2025-02-01 上传 | 大小：2kb | 下载：1

[VHDL编程] sy5

说明：移位寄存器 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY ADCINT IS PORT(D : IN STD_LOGIC_VECTOR(7 DOWNTO 0) --来自0809转换好的8位数据 CLK : IN STD_LOGIC --状态机工作时钟 EOC : IN STD_LOGIC --转换状态指示，低电平表示正在转换 ALE : OUT STD_
<镜辰> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] vga_ctrl

说明：based vga controller
<Youn> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] freq_m

说明：基于FPGA的verilog语言编写的频率计-Meter based on the frequency of the FPGA verilog language
<王蕊> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] TP

说明：spice simulation file for analog ckt
<Rishabh Bansal> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] par_bak

说明：本程序旨在完成 并口 sram 232串口的通信实验 作者亲测可以使用。程序设计到两个时钟及多进程通讯和单进程状态机的基础模块。-This program is designed to complete the parallel port SRAM 232 serial communication experiment of pro-test you can use. Programming to the basic module of
<shiqingfeng> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] afifo

说明：verilog HDL fifo , verilog HDL fifo , -verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,verilog HDL fifo ,
<shaohejiang> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC_chk

说明：mac_rx code which is used sgmii mac recived .
<shaohejiang> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] MAC_rx_add_chk

说明：mac_rx code which is used sgmii mac recived .
<shaohejiang> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] Desktop

说明：四D触发器，最优先级编码器和加法器描述的VHDl文件-Four D flip-flop, the priority encoder and adder descr iption of the VHDl files
<jact chen> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo

说明：异步FIFO源代码，由模块调用自动生成，不包含测试向量。-Asynchronous FIFO source code automatically generated by the module calls, does not contain the testbench.
<Yang Siyu> 在 2025-02-01 上传 | 大小：2kb | 下载：0

[VHDL编程] lcdfixed

说明：TEXT LCD lib in C for PIC MCU using PIC CCS for all size
<Tuan Ngo> 在 2025-02-01 上传 | 大小：2kb | 下载：0