[VHDL编程] count_usebasketball

说明：一个小程序，用Veilog HDL编写的，可以用于篮球比赛的倒计时牌，已在max-plusII上仿真通过。-a small program, prepared by the Veilog HDL, can be used for the basketball game countdown. have max-plusII on through simulation.
<孙忠诚> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] byvhdstopwatchl

说明：1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计，存储器设计，存储回放显示设计）-1. High-precision digital s
<方周> 在 2025-01-23 上传 | 大小：2kb | 下载：1

[VHDL编程] feizhenshu

说明：非整数分频器 分频系数为无限不循环小数 vhdl-non-integer frequency divider coefficient of circulator is not unlimited vhdl
<飘来的南风> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDL-ysw

说明：
<杨仕伟> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] timers.pspice

说明：PSpice model for 555 timer
<Fan Rui> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] hamming_decoderhamming_encoder

说明：hamming_decoder hamming_encoder.rar 希望对大家有帮助-hamming_decoder hamming_encoder.rar hope to be helpful
<szxhliars> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] diexing

说明：VHDL编写的蝶形变换，可用于FFT变换-VHDL prepared by the butterfly transform, FFT can be used to transform
<same> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] LED47DISP

说明：4-7segment led display Verilog code. Implemented at Stratix EP1S25 DSP development board.-4-7segment led display Verilog code. Impl emented at Stratix EP1S25 DSP development boar d.
<iamz> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] beipin_4

说明：自己编写的vhdl语言来实现的四倍频电路，自我感觉还可以，也通过了编译，如果有需要就下载去看看吧-prepared vhdl own language to achieve the four frequency circuit, a sense of self, can also, through a compiler, If there is a need to look at the downloaded Look here
<wenjun> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 9.4_PULSE_FRE

说明：基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 　　9.4.1 脉冲频率的测量原理 　　9.4.2 频率计的工作原理 　　9.4.3 频率测量模块的设计与实现 　　9.4.4 while循环语句的使用方法 　　9.4.5 门控信号发生模块的设计与实现 　　9.4.6 频率计的Verilog-HDL描述 　　9.4.7 频率计的硬件实现 -based on V
<宁宁> 在 2025-01-23 上传 | 大小：2kb | 下载：0

[VHDL编程] 9.7_DIRIVER_control

说明：基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 　　9.7.1 步进电机驱动的逻辑符号 　　9.7.2 步进电机驱动的时序图 　　9.7.3 步进电机驱动的逻辑框图 　　9.7.4 计数模块的设计与实现 　　9.7.5 译码模块的设计与实现 　　9.7.6 步进电机驱动的Verilog-HDL描述　 　　9.7.7 编译指令-"宏替换`define"的使用方法 　
<宁宁> 在 2025-01-23 上传 | 大小：2kb | 下载：1

[VHDL编程] 2D-FILTER

说明：VERILOG CODE FOR 2D FIR FILTER
<gsp> 在 2025-01-23 上传 | 大小：2kb | 下载：0