[VHDL编程] mux

说明：VHDL CODE FOR MULTIPLEXER IN STRUCTURAL STYLE MODELING
<annie> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] miaobiao

说明：用硬件描述语言Verilog HDL完成秒表设计模块，使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
<eaou> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] fanggeyidong

说明：用硬件描述语言VerilogHDL完成基于FPGA、VGA的方格移动设计。-Using hardware descr iption language VerilogHDL to complete the FPGA, VGA based on the design of the grid.
<eaou> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] hengtiao

说明：基于FPGA的VGA显示设计,显示彩色横条，编程语言为Verilog HDL。-Design of FPGA based on the VGA display, display color bar. The programming language is Verilog HDL.
<eaou> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] mod.verilog

说明：计算两个数值间的最大公约数和最小公倍数。-calculate two numbers greatest common divisor and lowest common multiple.
<李京伦> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] tlc549driver

说明：8位AD转换芯片tlc549的驱动代码-the code of eight bits AD conversion chip (tlc549)driver
<孙锐群> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] AD652

说明：Clock generator for AD652-AEC. Generates switchbale 2,174MHz Clock
<Alex> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] Gen_Square

说明：利用DDS技术产生100~1MHz的方波 利用DDS技术产生100~1MHz的方波-generate 100Hz ~ 1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL
<xuejing> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] MATRIX

说明：矩阵相乘，可用于滤波器调试，可在工程中直接添加-Matrix multiplication can be used for debugging filter can be added directly in the project
<陈俊龙> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC

说明：在数据通信过程中，数据校验是必不可少的部分，CRC校验是一种高效的检验方式。-In the process of data communication,data verification is an indispensable part, CRC verification is an efficient way to test.
<文化> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] Divisor_Frec

说明：Code in vhdl of divisor of frequency in FPGA
<Jhon HDZ> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] cronometro1.c

说明：cronometro atmel 328p code vision avr
<vidal> 在 2025-01-21 上传 | 大小：1kb | 下载：0