[VHDL编程] testHDLADJ64M

说明：64k 帧头的猫述与实现，以及帧的误判以及相关的处理办法-64k header cat references and implementation, as well as false positives and the associated fr a me approach
<wenbin> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] RAM_VHDL

说明：用VHDL描述了一个32KBit的独立的读写时钟、使能、地址的双口RAM，-VHDL descr iption of a 32KBit with independent read and write clock, enable, address the dual-port RAM,
<dengyaohui> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] MULTIPLICATER_AND_ADDER

说明：本程序描述了实现函数y=ax+b（a和b 都为小于1的8bit小数）的硬件电路描述，最后得到的结果只取了整数部分，为8 bit输出，并且对小数部分四舍五入了。-This procedure describes the implementation function y = ax+b (a and b are less than 1 8bit decimal) descr iption of the hardware circuit, t
<dengyaohui> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] CS5361_DAT

说明：CS5361 ADC 驱动程序,其中还有时钟部分,这里是数据采集部分. 使用VerilogHDL编写,在Libero中编译,使用Actel芯片测试通过.-CS5361 ADC drivers, of which there are clock parts, here is the data collection using VerilogHDL written, compiled in Libero using Actel chip
<王刚> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] shumaguan

说明：７段数码管测试：以动态扫描方式在８位数码管“同时”显示０--7 动态显示的方法是，按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段-7-segment digital tube test: dynamic scanning in eight digital tube "simultaneously" Showing 0- 7 Dynamic display method is to rotate at
<珍宝> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] cadideng2.v

说明：循环左右移动，可控8位彩灯控制器，可根据时钟信号进行自动响应-Circulation and move around, controllable 8 lantern controller, according to the clock signal automatic response
<Wymon Zhang> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] F161xb8

说明：模块名称：4位同步计数器模块 功能描述：完成4位同步计数器的功能-Module Name: 4 Synchronous Counter Module Descr iption: Complete four synchronous counter function
<苏春荣> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] STFT

说明：短时傅里叶变换的FPGA实现零重复度使用了fft的IP核设计-When the Fourier transform of the FPGA to achieve zero repeatability using fft IP core design
<wang> 在 2024-11-20 上传 | 大小：1kb | 下载：1

[VHDL编程] DIVIDE_1_2_5_8_HZ

说明：pulse from 100MHz divided into several categories such as 1,2,5,8 Hz pulse
<nhat> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] IIR

说明：使用verilog语言描述的二阶巴特沃斯IIR滤波器，程序中有参数说明，已经运行通过-Using verilog language to describe the second-order Butterworth IIR filter, the program has parameter descr iption has been run through
<jialiangquan> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] erjielvbq

说明：使用verilog语言描述的二阶巴特沃斯IIR滤波器，程序中有参数说明，已经运行通过-Using verilog language to describe the second-order Butterworth IIR filter, the program has parameter descr iption has been run through
<jialiangquan> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] fir_lowpass

说明：简易FIR低通滤波器的verilog代码-Simple FIR low-pass filter verilog code
<谢文斌> 在 2024-11-20 上传 | 大小：1kb | 下载：0